[发明专利]沟道式MOS P-N 结肖特基二极管结构及其制作方法

说明书

技术领域

本发明涉及一种沟道式金属氧化物半导体(MOS)P-N结肖特基二极管结 构及其制作方法，尤其涉及具有较低漏电流，较低正向导通压降值(V_F)， 较高反向耐电压值，与低反向恢复时间特性的一种沟道式金属氧化物半导体 P-N结肖特基二极管结构。

背景技术

肖特基二极管为以电子作为载流子的单极性元件，其特性为速度快与正 向导通压降值(V_F)低，但反向偏压漏电流则较大(与金属功函数及半导体 掺杂浓度所造成的肖特基势垒值有关)。而P-N二极管，为一种双载流子元 件，传导电流量大。但元件的正向导通压降值(V_F)一般较肖特基二极管高， 且因空穴载流子的作用使P-N二极管反应速度较慢，反向恢复时间较长。

关于沟道式的肖特基势垒二极管结构，其代表性现有技术可参阅2003 年的美国专利，第6710418号名称Schottky rectifier with insulation-filled trenches and method of forming the same所揭示的元件结构为代表。请参见图 1，从图中我们可以清楚看出，此沟道式的肖特基势垒二极管结构100主要 包含有高掺杂浓度N型硅基板102、低掺杂浓度N型外延层104、沟道结构 114、P型传导类型半导体材料108、阳极电极110、阴极电极116，其中低 掺杂浓度N型外延层104形成在高掺杂浓度N型硅基板102上，且在低掺 杂浓度N型外延层104中形成有沟道结构114，而在沟道结构114中的侧壁 上形成有P型传导类型半导体材料108，而阳极电极110形成在低掺杂浓度 N型外延层104上，阴极电极116与高掺杂浓度N型硅基板102连接。

由上述的工法制作的沟道式肖特基势垒二极管，具有低正向导通压降值 (V_F)与低反向漏电流，但因P型区域的插入，消耗了一部分可导通面积， 因此需要放大元件的尺寸以得到相同低的导通压降值(V_F)。

发明内容

本发明的目的为求取更高的元件效能，于元件的结构做调整，于相同的 元件尺寸中，有效利用了所有的接触面积，以有效降低导通压降值(V_F)。 并调整P型半导体的位置，以得到极佳的反向夹止能力，使具有够低的反向 漏电流。

本发明为一种沟道式金属氧化物半导体P-N结肖特基二极管结构制作方 法，该方法至少包含下列步骤：提供一基板；于该基板上形成一第一掩模层； 对该基板进行一第一光刻蚀刻工艺，进而去除部分该第一掩模层并于该基板 上形成一沟道结构；于该沟道结构内进行一离子注入工艺，进而于该基板上 形成一离子注入区域；于该沟道结构与该第一掩模层上形成一多晶硅层；进 行一蚀刻工艺将部分该多晶硅层去除，进而露出该第一掩模层；于该多晶硅 层与该第一掩模层上形成一第二掩模层；进行一第二光刻蚀刻工艺，进而形 成一侧壁结构并露出部分该多晶硅层与该基板；于该第二掩模层、该多晶硅 层、该基板与该侧壁结构上形成一金属层；以及进行一第三光刻蚀刻工艺， 进而去除部分该金属层。

根据上述构想，本发明所述的沟道式金属氧化物半导体P-N结肖特基二 极管结构制作方法，其中该第一掩模层为通过一氧化工艺所完成。

根据上述构想，本发明所述的沟道式金属氧化物半导体P-N结肖特基二 极管结构制作方法，其中该第一光刻蚀刻工艺包含下列步骤：于该第一掩模 层上形成一光致抗蚀剂层；于该光致抗蚀剂层上定义出一光致抗蚀剂图形； 根据该光致抗蚀剂图形对该第一掩模层进行蚀刻而形成该沟道结构；以及去 除该光致抗蚀剂层。

根据上述构想，本发明所述的沟道式金属氧化物半导体P-N结肖特基二 极管结构制作方法，其中该基板为一高掺杂浓度N型硅基板(N+硅基板) 与一低掺杂浓度N型外延层(N-外延层)所构成。

根据上述构想，本发明所述的沟道式金属氧化物半导体P-N结肖特基二 极管结构制作方法，其中于该沟道结构内进行的该第一离子注入工艺为在该 基板所包含的该低掺杂浓度N型外延层中形成一P型传导类型半导体材料的 该离子注入区域。