[发明专利]芯片及其制造方法

说明书

本申请是申请日为2007年10月29日，发明名称为“芯片及 其制造方法”，申请号为200710165130.0的发明专利申请的分案申 请。

技术领域

本发明涉及一种芯片及其制造方法，并且特别地，本发明涉及 一种具有较密的导电衬片排列以及可降低芯片角落的压力损伤的 导电衬片设计的芯片及其制造方法。

背景技术

近年来由于半导体科技快速发展，芯片的功能越来越多样化。 相应地，芯片作用所需的电路设计也日益复杂，因此，在单一芯片 上，扮演提供电子信号接点的导电衬片的数量随之增加。当导电衬 片的数量超过一定程度时，势必直接影响到芯片的尺寸大小，并且 使得单位晶元能够切割出的芯片数量减少。如此，芯片生产的成本 相应地提高。再者，过大的芯片也与现今电子产业的产品小型化趋 势背道而驰。因此，导电衬片在芯片上的排列及布局成为节省成本 的重要方向。

现有技术中，美国专利公告号第6,040,984以及6,780,749号披 露了具有错位(staggered pattern)与不同高度或厚度的导电衬片， 用以减少芯片尺寸。参见图1，图1是美国专利公告号第6,040,984 号所披露的芯片与电路板连接的示意图。如图1所示，芯片C1上 的导电衬片A1与电路板B1上具有不同高度(亦即，错位)的导电 衬片A2相连接。请注意，为了区分电路板与芯片上的导电衬片， 在本说明书中以“接点”一词代表位于电路板上的导电衬片。此外， 美国专利公告号第6,291,898号则针对上述的错位设计的导电衬片 将电源线-地线(power line-ground line)以及信号线(I/O)作分离 设计，以提供对应于错位设计的导电衬片的电路板连接设计。

另一方面，芯片的角落区域常常因封装程序所产生的应力而受 到损伤，进而使芯片良率受影响。因此，若能解决芯片角落应力不 均的问题，可使芯片上可利用空间变大并且稳定维持较好的良率。

发明内容

因此，本发明的目的在于提供一种芯片制造方法，以解决前述 问题。

根据一个具体实施例，本发明的芯片制造方法包含下列步骤： 首先，在芯片上沿着预设方向设置多个第一导电衬片(bonding pad)，各个第一导电衬片包含第一部分以及相对于第一部分的第二 部分，并且，各第一部分沿预设方向上的长度大于各第二部分沿预 设方向上的长度。接着，在芯片上设置多个第二导电衬片与这些第 一导电衬片交错排列，各个第二导电衬片包含第三部分以及相对于 第三部分的第四部分，并且，各第三部分沿预设方向上的长度大于 各第四部分沿预设方向上的长度。特别地，自第三部分至第四部分 的第二方向与自第一部分至第二部分的第一方向相反。

本发明的芯片制造方法，其中该芯片通过该这些导电衬片连接 于电路板的相对应的多个接点，并且各个导电衬片通过一个接线与 相对应的该接点连接。

本发明的芯片制造方法，进一步包含下列步骤：依据各个第一 导电衬片以及第二导电衬片上与该电路板上的该相对应的多个接 点的距离远近，调整设置于各导电衬片以及各接点上的焊接球或凸 块的尺寸，以使各该导电衬片与其对应的各该接点间的等效导电路 径的电阻值基本上接近。

本发明的芯片制造方法，其中依据各个第一导电衬片以及第二 导电衬片的面积，在该这些导电衬片上设置具有不同电阻值的该这 些焊接球或该这些凸块，以使各该导电衬片与其对应的各该接点间 的等效导电路径的电阻值基本上接近。

本发明的芯片制造方法，其中该这些第一导电衬片具有水滴状 外观。

本发明的芯片制造方法，其中该这些第二导电衬片具有水滴状 外观。

本发明的另一目的在于提供一种芯片，其具有较密的导电衬片 排列。

根据一个具体实施例，本发明的芯片包含多个第一导电衬片以 及多个第二导电衬片。这些第一导电衬片以及第二导电衬片沿预设 方向相互交错排列。各个第一导电衬片包含第一部分以及相对于第 一部分的第二部分，并且，各第一部分沿预设方向上的长度大于各 第二部分沿预设方向上的长度。同样地，各个第二导电衬片包含第 三部分以及相对于第三部分的第四部分，并且，各第三部分沿预设 方向上的长度大于各第四部分沿预设方向上的长度。特别地，自第 三部分至第四部分的第二方向与第一部分至第二部分的第一方向 相反。