[发明专利]电子元件封装体及其制造方法

说明书

技术领域

本发明有关于电子元件封装体，特别有关于一种利用晶圆 级封装制程制作的电子元件封装体。

背景技术

硅基体直穿孔封装技术(through-silicon via packaging，简 称TSV封装技术)已逐渐使用于先进的电子元件封装体中，其技 术特点涉及高深宽比(high aspect ratio)的硅基材蚀刻，以及良 好填洞能力的薄膜制程，尤其是必须在高深宽比的开口中形成 外延的导线，因而局限现有的制程能力。

图1显示一种传统的电子元件封装体1的局部平面图，于晶 片有源区10的周边区11上设置有多个导电接触垫14。传统的 TSV封装技术是在每个导电接触垫14的位置形成对应的孔洞 12，每个孔洞12内则具有单一接触孔16以露出一个对应的导电 接触垫14。

然而，由于孔洞12的深宽比(aspect ratio)高达至少1.6，造 成后续填充各种材料层的困难度，因此需要有一种新的电子元 件封装体及其制造方法，以克服上述问题。

发明内容

本发明提供一种电子元件封装体，包括：一半导体基底， 包括多个晶片，每个晶片具有一第一表面及相对的一第二表面； 多个导电电极，设置于各晶片的该第一表面上或上方，其中位 于任两个相邻的该晶片上的所述导电电极沿着该晶片侧边的方 向呈非对称排列；以及多个接触孔，以暴露出所述导电电极。

本发明所述的电子元件封装体，所述导电电极包括导电接 触垫或重布线路层。

本发明所述的电子元件封装体，还包括：至少一沟槽，设 置于各晶片内且与该晶片的侧边相隔一距离，该沟槽自该晶片 的该第二表面向该第一表面的方向延伸；多个接触孔，设置于 各沟槽的底部，以暴露出对应的所述导电电极的一接触面；以 及一绝缘层，覆盖所述晶片的该第二表面，且延伸至所述沟槽 的侧壁和底部，其中所述接触孔设置于该绝缘层中。

本发明所述的电子元件封装体，还包括多条导线层设置于 该绝缘层上，每条该导线层自该第二表面延伸至该沟槽的侧壁 和底部，并通过对应的该接触孔延伸至该导电电极的该接触面 上，其中任两个相邻的该晶片上的所述导线层沿着该晶片侧边 的方向呈非对称排列。

本发明所述的电子元件封装体，任两个相邻的该晶片之间 具有一既定高度的该半导体基底，且任两个相邻的该晶片上的 所述导线层被该既定高度的该半导体基底隔离。

本发明所述的电子元件封装体，该既定高度的该半导体基 底与该沟槽等高。

本发明所述的电子元件封装体，还包括一保护层设置于所 述沟槽中，且延伸至所述晶片的该第二表面上。

本发明所述的电子元件封装体，还包括一封装层覆盖所述 晶片的该第一表面。

本发明所述的电子元件封装体，该晶片内具有多个该沟槽， 所述沟槽间具有一既定高度的该半导体基底，以容纳集成电路、 感测薄膜或空腔结构。

本发明所述的电子元件封装体，所述沟槽间具有该既定高 度的半导体基底与该沟槽等高。

本发明的另提供一种电子元件封装体的制造方法，包括： 提供一半导体基底，包括多个晶片，任两个相邻的该晶片间包 括一切割区，每个晶片具有一第一表面及相对的一第二表面； 于各晶片的该第一表面上或上方提供多个导电电极，且位于任 两个相邻的该晶片上的所述导电电极沿着该晶片侧边的方向呈 非对称排列；及于各晶片内形成多个接触孔，以暴露出所述导 电电极。

本发明所述的电子元件封装体的制造方法，还包括：于各 晶片内形成至少一沟槽，该沟槽与该晶片的侧边相隔一距离， 且沿着该第二表面向该第一表面的方向延伸；形成一绝缘层， 覆盖所述晶片的该第二表面，并延伸至所述沟槽的侧壁和底部； 以及图案化该绝缘层，于各沟槽的底部形成多个接触孔，以暴 露出对应的所述导电电极的接触面，其中所述导电电极包括导 电接触垫或重布线路层。

本发明所述的电子元件封装体的制造方法，还包括形成多 条导线层于该绝缘层上，每条该导线层自该第二表面延伸至该 沟槽的侧壁和底部，并通过对应的该接触孔延伸至该导电电极 的该接触面上，其中任两个相邻的该晶片上的所述导线层沿着 该晶片侧边的方向呈非对称排列。