[发明专利]输出缓冲器电路和集成电路

说明书

技术领域

本发明涉及应用于连接到另一LSI(大规模集成)电路的LSI的输出部 分的输出缓冲器电路，并且还涉及包括该输出缓冲器电路的集成电路。

背景技术

如果多个半导体芯片(或LSI)安装到相同封装上，则存在一些情况， 其中在一个芯片中采用的每个输出部分相互连接。在这种情况下，如果用于 特定一个半导体芯片中采用的核心和接口部分的电源截止，则电流可能不期 望地从另一芯片流到具有截止的电源的特定芯片。

为了解决该问题，已经提出了多种技术，如在如日本专利未审公开No. 2003-289103(以下称为专利文献1)和2002-100735(以下称为专利文献2) 的文献中公开的。

如果通过将LSI的输出相互直接接线而并列连接多个半导体芯片(或 LSI)、并且期望使得特定的一个芯片处于截止状态，则信号可能不可避免地 从要处于导通状态的芯片传播到要处于截止状态的特定芯片。为了解决该问 题，专利文献1公开了一种技术，用于在截止该特定芯片中采用的要处于截 止状态的核心部分的电源、以便使得该核心部分处于作为绝对要求条件的 Hi-Z(高阻抗)状态的同时，将要处于截止状态的特定芯片中采用的接口部 分的电源维持在导通状态。

顺便提及，为了使得用作芯片中采用的接口部分的电路的电源处于截止 状态，典型地在各芯片之间插入控制电路。

根据专利文献2中公开的技术，为了使得芯片中采用的、用作接口部分 的电路的电源处于截止状态，使用专用控制信号，以用作用于执行控制、以 使得用作芯片中采用的接口部分的电路的电源处于截止状态的信号。

发明内容

然而，上述解决方案引起以下问题。首先，组件的数量增加并且不能减 少功耗，这是因为用作接口部分的电路的电源不能处于截止状态。此外，在 断电时，要求控制，如只由核心部分执行的控制。LSI芯片系统(以下也称 为集成电路系统)不可避免地变得复杂。

为了解决上述问题，本发明的实施例提供了一种输出缓冲器电路，该输 出缓冲器电路能够防止组件的数量增加、减少功耗并且防止包括集成电路的 LSI芯片系统变得复杂，并且提供了包括该输出缓冲器电路的集成电路。

为了解决上述问题，根据本发明的第一实施例，提供了一种输出缓冲器 电路，包括：电源；输出电路，其具有第一场效应晶体管和第二场效应晶体 管，通过经由用作输出节点的连接点将所述第一场效应晶体管的漏极电极链 接到所述第二场效应晶体管的漏极电极，将所述第一场效应晶体管和所述第 二场效应晶体管串联连接在参照电势之间；输出控制电路，用于控制使得所 述输出电路的输出处于第一电平的状态、第二电平的状态或高阻抗状态的操 作；基底电压控制电路，用于在所述电源处于导通状态时，将所述输出电路 中采用的所述第一场效应晶体管的基底连接到所述输出电路的所述电源；栅 极电压控制电路，用于在所述输出缓冲器电路的所述电源已经处于截止状态、 并且从连接到所述输出电路的所述输出节点的另一集成电路接收的信号已经 处于所述第一电平的所述状态时，将从所述另一集成电路接收的所述信号提 供给所述输出电路中采用的所述第一场效应晶体管的栅极电极；以及信号提 供部分，被配置为在所述输出缓冲器电路的所述电源已经处于截止状态、并 且从连接到所述输出电路的所述输出节点的另一集成电路接收的信号已经处 于所述第一电平的所述状态时，将从所述另一集成电路接收的所述信号提供 给所述输出电路中采用的所述第一场效应晶体管的基底。

期望提供一种配置，其中所述信号提供部分实现为在所述输出电路中采 用的所述第一场效应晶体管的漏极区域和基底之间创建的PN二极管，以用 作用于将从所述另一集成电路接收的信号作为设置在所述第一电平的所述状 态的信号、提供给所述基底的二极管。

期望提供一种配置，其中当所述输出电路的所述电源已经处于截止状态 时，所述信号提供部分将在所述输出电路中采用的所述第一场效应晶体管的 所述基底选择性地连接到所述输出电路的所述输出节点，以便将从连接到所 述输出节点的所述另一集成电路接收的信号作为设置在所述第一电平的所述 状态的信号，提供给所述第一场效应晶体管的所述基底。