[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及一种将半导体芯片搭载在布线基板上的BGA(Ball Grid Array，球栅阵 列)型半导体装置、及适用于其制造方法的有效技术。

背景技术

作为组装进个人电脑或手机等电子设备中的半导体装置(半导体封装)的形态，已 知在布线基板(印刷布线基板)上搭载有半导体芯片的BGA(Ball Grid Array)型半导 体装置。

作为布线基板的构成，如日本专利特开2003-124632号公报(专利文献1)所示， 例如在绝缘基板11的两面上形成有第1布线层12的布线基板10上，叠层将混有填充 料的绝缘树脂15含浸到玻璃布(glass cloth)14中的预浸渍体(prepreg)及铜箔，形成 绝缘层21及表层铜箔22，并对该表层铜箔22实行图案化处理而形成表层铜箔开口部 23，从该表层铜箔开口部23照射激光束(laser beam)，由此形成含有玻璃布突出部14a 的导通用孔16。

又，作为另一布线基板的构成，如日本专利特开2006-196656号公报(专利文献2) 所示，例如在搭载有半导体芯片的一侧的绝缘层即核心基板100上，形成有包含半导体 芯片连接端子及第1层间连接端子101的第1布线106a，在与核心基板100相反的一侧， 形成有包含第2层间连接端子103的第2布线106b，第1层间连接端子与第2层间连接 端子经由核心基板100的第1层间连接用导通孔(以下，称作第1导通孔)102而电性 连接，在核心基板100的形成有第2布线之一侧，形成有绝缘层104，在此绝缘层104 上形成有包含第3层间连接端子的第3布线106c，第2层间连接端子与第3层间连接端 子经由第2层间连接用盲孔(blind via hole)(以下，称作第2导通孔)108而电性连接。

进而，作为又一布线基板的构成，如日本专利特开2003-86941号公报(专利文献3) 所示，例如最外层的绝缘树脂层2b形成为不含有玻璃布4作为基材的树脂主体的层， 并且从最外层起的第2层绝缘树脂层2a形成为含有玻璃布4作为基材的层。

专利文献1：日本专利特开2003-124632号公报

专利文献2：日本专利特开2006-196656号公报

专利文献3：日本专利特开2003-86941号公报

发明内容

作为半导体装置(半导体封装)的形态，除了使用有布线基板(印刷布线基板)的 BGA(Ball Grid Array)型半导体装置以外，还开发出使用有引线框架的QFP(Quad Flat Package，方形扁平封装)型半导体装置等的各种品种。

而且，各种半导体装置均包含多个外部端子，以便在搭载在半导体装置内的半导体 芯片、和配置在此半导体装置周边的外部设备(外部LSI(large-scale integrated circuit， 大规模集成电路)之间，进行信号的输入输出。

此处，在BGA型半导体装置的情况下，将该多个外部端子(凸块电极)以矩阵状 配置在布线基板的下表面(与搭载有半导体芯片的面相反一侧的面)侧，因此即便随着 半导体装置的高功能化而使外部端子的数量有所增加，也可以抑制半导体装置的外形尺 寸的大型化，在此方面比使用有引线框架的QFP型半导体装置更加有效。

然而，近年来有使组装有所述半导体装置的电子设备的外形尺寸进一步缩小(小、 薄)的倾向。特别是在随着半导体装置的高功能化而使得形成于半导体芯片主面上的焊 垫(电极)的数量有所增加后，必须形成多个布线图案，这些布线图案成为从搭载在布 线基板上的半导体芯片起直到形成于布线基板下表面(背面)侧的外部端子为止的电流 路径。

为了将成为该电流路径的布线图案高效地引导到所需的外部端子上，使用形成有多 个布线层的多层布线基板较为有效，但如果随着半导体装置的高功能化而使得搭载在布 线基板上表面侧的半导体芯片的数量也有所增加，则该布线层的数量也需要进一步增 加，故而存在有布线基板的厚度越发增大的倾向。

因此，必须不仅考虑半导体装置的小型化、而且为了使半导体装置的安装高度也可 以降低还要考虑半导体装置的薄型化来制造半导体装置。

因此，本申请案发明者特别对可以降低安装高度的半导体装置进行了研讨。

首先，为了降低半导体装置的安装高度，考虑将所使用的布线基板及搭载在此布线 基板上的半导体芯片各自的厚度变薄。