[发明专利]用于数模混合信号芯片的可测性电路

说明书

技术领域

本发明涉及一种用于观测数模混合信号芯片或者全定制芯片中数字信号和模拟信号的可测试性电路。

背景技术

随着集成电路技术的发展，集成电路的规模迅速膨胀，电路结构也越来越复杂，芯片的测试变得越来越困难，测试费用往往比设计费用还要高，测试成本已成为产品开发成本的重要组成部分，测试时间的长短也直接影响到产品上市时间进而影响经济效益。为了使测试成本保持在合理的限度内，最有效的方法是在芯片设计时采用可测性设计(DFT)技术。因此过去由设计人员根据需求来设计电路，而测试人员根据已经设计或研制完成的系统和电路来制定测试的方案的传统做法已经不适应实际生产的需求，电路设计工程师在设计系统和电路的同时必须考虑到测试的要求，因此，衡量一个系统或电路的标准不仅有性能的优劣，器件的多少，而且还要看设计的电路是否可测，以及测试是否方便，测试码生成是否容易等问题，这就是集成电路的可测性设计。

总的来说，一个电路是可测的，这就意味着在预定的经费开支和一定的时间内可以产生一个测试矢量集，且可以时间予以评估和计算已经实际施加这些测试矢量，以便完成预定故障的检测和定位。

由此可见，一个电路的可测性问题应该包括以下两个方面：

1)要容易由外部输入信号来控制电路中的各个节点的电平值，以便能够敏化故障和控制敏化通路上的各控制信号。这种特性反应用测试矢量来改变一个节点逻辑的难易程度，称为节点的可控性。

2)要容易建立故障的敏化通路，使内部故障能传播到外部输出端，以便能够从外部输出端口观察内部故障是否存在。这种特性反映从外部输出端观察内部故障的难易程度，称为可观性。

可测性设计已经广泛应用于数字电路中，EDA工具协助设计者自动完成，如Synopsys的DFT compiler就可以很方便的实现可测性设计。但是对于数模混合信号电路，目前还没有EDA工具能够做到自动加入可测性电路。

发明内容

本发明要解决的技术问题是提供一种用于数模混合信号芯片的可测性电路，它能够方便、快捷的检测出芯片中的模拟信号和数字信号。

为了解决上述技术问题，本发明的用于数模混合信号芯片的可测性电路，包括：多路选择模块，控制模块，电压跟随器模块，以及数字输出缓冲器模块；

多路选择模块用于根据使能信号和选择信号，来选择需要观测的信号，并将该待观测信号送入电压跟随器模块或数字输出缓冲器模块；

控制模块用于根据使能信号和选择信号来产生控制信号，选择是打开电压跟随器模块还是数字输出缓冲器模块，若是模拟信号则打开电压跟随器模块，若是数字信号则打开数字输出缓冲器模块；

电压跟随器模块或数字输出缓冲器模块将处理后的待观测信号输出至测试输出端口。

由于采用本发明的电路，利用多路选择电路选择需要观测的数字信号和模拟信号，减少了测试管脚。另外，在可测性电路的测试输出端口加入了用于ESD(静电防护)保护电阻，且该ESD保护电阻放在所述电压跟随器电路环路之内，增强了测试管脚的ESD能力。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是本发明的可测性电路的示意框图；

图2是本发明中的多路选择模块实例；

图3是本发明中的多路选择模块中tgate单元实例；

图4是本发明中的控制模块实例；

图5是本发明中的电压跟随器模块实例；

图6是本发明中的电压跟随器模块中BIAS单元实例；

图7是本发明中的电压跟随器模块中OTA单元实例；

图8是本发明中的数字输出缓冲器模块实例。

具体实施方式

本发明的用于数模混合信号芯片的可测性电路(见图1)，包括：多路选择模块，控制模块，电压跟随器模块，以及数字输出缓冲器模块；多路选择模块用于根据使能信号和选择信号来选择需要观测的信号，并将其送入电压跟随器模块或数字输出缓冲器模块，若为数字信号则送入数字输出缓冲器模块，若为模拟信号则送入电压跟随器模块；控制模块用于根据使能信号和选择信号来产生控制信号，来控制是打开电压跟随器模块还是打开数字输出缓冲器模块，若是模拟信号则打开电压跟随器模块，若是数字信号则打开数字输出缓冲器模块。控制模块为组合逻辑电路，可以调用标准单元库中的逻辑门组成。