[发明专利]分离栅快闪存储器及其制造方法

说明书

技术领域

本发明涉及一种分离栅极式快闪存储器及其制造方法，属于半导体技术领域。

背景技术

随着半导体技术的发展，快闪存储器(flash memory)作为一种非挥发性存储器得到了广泛的应用。快闪存储器在传统的MOS晶体管结构基础上增加了一个浮栅和一层隧穿氧化层，并利用浮栅来存储电荷，从而实现了存储内容的非挥发性。

图1是一款典型的分离栅快闪存储器，它包括具有源极111以及漏极(图中未表示)的半导体基底100、依次以堆栈的方式形成在半导体基底100上的隧穿氧化层101、浮栅102、栅间介质层103、控制栅104、控制栅氮化硅层105、控制栅氧化硅层106、控制栅硬掩膜层107，还包括形成在控制栅104两侧的控制栅侧壁层108、形成在控制栅侧壁层108表面以及浮栅102两侧的侧壁氧化层109，源极111上形成有擦除栅氧化层113，擦除栅氧化层113上形成有擦除栅121，漏极上形成有字线122。

上述分离栅快闪存储器的作用原理是：当对快闪存储器进行数据写入操作时，施加一高正偏压于控制栅，使得热电子从源极穿过隧穿氧化层而注入浮栅，编程时间通常为微秒级别；当对快闪存储器进行数据擦除时，施加一高负偏压于控制栅，使得前述注入到浮栅的热电子利用福勒诺海(Fowler-Nordheim，以下简称FN)隧穿效应效应，穿过侧壁氧化层而流入源极，擦除时间受到FN隧穿效应的影响，将远远长于编程时间，有时甚至达到毫秒级别。擦除时间过长成为限制分离栅快闪存储器操作效率提高的瓶颈。

在公开号为CN1466224的发明专利“分离栅极式快闪存储器及其制造方法”中记载了一种浮栅底角为锐角的器件，但其主要能够提高编程效率，对提高擦除效率的贡献不大。

发明内容

本发明所要解决的技术问题是提高分离栅快闪存储器的擦除效率，而且不影响器件的其它性能。

本发明所采用的技术方案是：一种分离栅快闪存储器，包括：半导体衬底；依次以堆栈的方式形成在所述半导体衬底上的隧穿氧化层、浮栅、栅间介质层、控制栅；覆盖在栅间介质层和控制栅的侧壁的控制栅侧壁层；覆盖在控制栅侧壁层表面以及浮栅、隧穿氧化层侧壁的侧壁氧化层；形成在所述半导体基底内且分别位于所述隧穿氧化层两侧的源极以及漏极；形成在源极上的擦除栅氧化层、形成在擦除栅氧化层上且与侧壁氧化层接触的擦除栅，形成在漏极上且与侧壁氧化层接触的字线，特征是，所述浮栅与擦除栅相邻的一侧具有凸出的顶角。

优选的，所述顶角为角度为85°～89°的锐角。

优选的所述顶角在水平方向上与擦除栅重合。所述重合的距离可以为10～90埃。

本发明还提出一种分离栅快闪存储器的制造方法，包括如下步骤：

提供半导体基底，在所述半导体基底上依次形成隧穿氧化层、浮栅多晶硅、栅间介质层、控制栅多晶硅、第一光刻胶；

以第一光刻胶为掩模，采用刻蚀工艺以图形化控制栅多晶硅、栅间介质层，出露浮栅多晶硅，形成复数个第一凹槽以及第二凹槽，图形化的控制栅多晶硅形成控制栅，去除第一光刻胶；

在控制栅以及栅间介质层的侧壁形成控制栅侧壁层，在控制栅侧壁层表面形成牺牲层；

在第一凹槽内以及第一凹槽槽口的控制栅硬掩膜层上形成第二光刻胶，以第二光刻胶为掩模对第二凹槽槽底的浮栅多晶硅进行第一离子注入；

以第二光刻胶为掩模，去除第二凹槽侧壁的牺牲层，去除第二光刻胶；

以控制栅硬掩膜层、第一凹槽侧壁的牺牲层、第二凹槽侧壁的控制栅侧壁层为掩模，采用刻蚀工艺以图形化浮栅多晶硅、隧穿氧化层，出露半导体基底，所述图形化的浮栅多晶硅形成浮栅；

去除第一凹槽侧壁的牺牲层，此时位于第一凹槽侧壁的浮栅上形成凸出的顶角；

在浮栅以及隧穿氧化层的侧壁、控制栅侧壁层的表面形成侧壁氧化层，在第一凹槽内形成擦除栅、第二凹槽内形成字线。

由于上述技术方案的采用，本发明具有以下优点：(1)擦除效率高，能够从整体上大幅提高存储器的性能；(2)浮栅仅在与擦除栅相邻的一侧具有顶角，而在与字线相邻一侧具有与传统分离栅快闪存储器相同的结构，这样能够确保字线的宽度不受影响，在布图设计时不用刻意增加字线的线宽，除擦除效率之外其它的器件性能不受影响；(3)采用本实施例工艺生产的存储器，具有与现有工艺融合性好、产品性能稳定的优点，而且本工艺没有增加任何多余的掩模版，也没有增加光刻工艺，在生产成本增加不多的情况下可大大改善器件的性能。

附图说明