[发明专利]晶体管的版图结构

说明书

技术领域

本发明涉及集成电路制造领域，特别是涉及一种晶体管的版图结构。

背景技术

随着半导体器件制造技术的飞速发展，半导体器件已经具有深亚微米结构，集成电路中包含巨大数量的半导体元件。这就要求在设计晶体管的版图时，在不影响晶体管性能的前提下，要尽量减小晶体管的占用尺寸，以提高半导体器件的集成度。

请参考图1，其为现有技术的晶体管的版图结构的平面图。其中，晶体管为金属氧化物半导体场效应管(MOS FET)，所述晶体管的版图结构10包括：有源区11、栅极区12、源区13以及漏区14，所述栅极区12位于有源区11上，所述栅极区12将源区13和漏区14分隔开，该栅极区12采用两边超出所述有源区11的双边缘结构，被所述栅极区12覆盖的有源区部分即为沟道区。

所述晶体管工作时，由栅极区12的电压控制所述沟道区是否反型。当所述漏区14施加恒定电压，栅极区12施加的电压大于阈值电压时，将在源区13和漏区14之间形成导电通道，电流会由源区13流向漏区14。

沟道长度和沟道宽度是晶体管非常重要的参数。在图1中，晶体管的沟道长度定义为源区13到漏区14的最小距离，晶体管的沟道宽度定义为源区13或漏区14与栅极区12相交线的长度；晶体管的栅极区长度15定义为源区13到漏区14方向的栅极区15的长度，晶体管的栅极区宽度16定义为与所述栅极区长度15垂直方向的长度。

如图1所示，晶体管的栅极区12的栅极区长度15较长，而栅极区12的栅极区宽度16较窄。然而在很多电路设计过程中，晶体管的摆放是受限制的，对于图1所示的晶体管而言，就会占用大量的从源区13至漏区14(栅极区长度15)方向的面积，对特定的摆放要求来说就意味着要增加整个集成电路的面积，这就导致无法提高半导体器件的集成度，无法降低生产成本。

因此，在不影响晶体管的性能的前提下，提供一种可以减少晶体管在栅极区长度方向的占用面积的版图结构，以提高晶体管的集成度，降低生产成本，是非常必要的。

发明内容

本发明提供一种晶体管的版图结构，以减小晶体管在栅极区长度方向的占用面积，降低生产成本。

为解决上述技术问题，本发明提供一种晶体管的版图结构，包括：有源区、栅极区、源区以及漏区，所述栅极区位于所述有源区上，所述栅极区将所述源区和所述漏区分隔开，所述有源区为弯曲结构。

可选的，所述有源区呈倒“L”形，所述倒“L”形的横段末端为所述源区，所述倒“L”形的竖段末端为所述漏区。

可选的，所述有源区为“U”形结构，所述“U”形的一端为所述源区，所述“U”形的另一端为所述漏区。

可选的，所述有源区为蛇形结构，所述蛇形的一端为所述源区，所述蛇形的另一端为所述漏区。

可选的，所述晶体管的版图结构还包括位于所述栅极区上的栅接触区。

可选的，所述晶体管的版图结构还包括位于所述源区上的源接触区。

可选的，所述晶体管的版图结构还包括位于所述漏区上的漏接触区。

与现有技术相比，本发明提供的晶体管的版图结构具有以下优点：

本发明的晶体管的版图结构的有源区为弯曲结构，所述弯曲的有源区在不减小沟道长度的前提下，减少了晶体管在栅极区长度方向的占用面积，提高了晶体管的集成度，降低了生产成本；并且，由于所述晶体管的版图结构的有源区为具有拐角的弯曲结构，晶体管的沟道在拐角处的有效宽度变大，使得沟道的平均宽长比变大，进而使得电流增大，提高了晶体管的性能。

附图说明

图1为现有技术的晶体管的版图结构的平面图；

图2为本发明第一实施例提供的晶体管的版图结构的平面图；

图3为本发明第二实施例提供的晶体管的版图结构的平面图；

图4为本发明第三实施例提供的晶体管的版图结构的平面图。

具体实施方式

在背景技术中已经提及，在很多电路设计过程中，晶体管的摆放是受限制的，而对于栅极区长度较长且栅极区宽度较窄的晶体管而言，这会占用大量的从源区至漏区(栅极区长度)方向的面积，这也就意味着要增加整个集成电路的面积，进而导致无法提高半导体器件的集成度，无法降低生产成本。