[发明专利]掩膜层的形成方法及刻蚀方法

说明书

技术领域

本发明涉及半导体制造领域，特别涉及一种掩膜层的形成方法及刻蚀方法。

背景技术

半导体集成电路芯片的工艺制作利用批量处理技术，在同一硅衬底上形成大量各种类型的复杂器件，并将其互相连接以具有完整的电子功能。随着超大规模集成电路的迅速发展，芯片的集成度越来越高，元器件的尺寸越来越小，因器件的高密度、小尺寸引发的各种效应对半导体制作结果的影响也日益突出。

以光刻技术为例，随着半导体技术进入45纳米及以下节点，半导体器件的线宽越来越小，关键尺寸的控制也越来越重要，对光刻工艺的要求也越来越高。为了满足光刻的要求，除了在光刻设备方面的升级换代以外，对形成在硅片表面的作为掩膜层的光刻胶的要求也越来越严格，在公开号为CN1477447的中国专利文件中可以发现更多的有关现有的掩膜层工艺的信息。

随着半导体工艺的进一步发展，作为掩膜层的光刻胶图形坍塌现象以及日益减小的光刻窗口要求形成在硅片表面的光刻胶厚度越来越薄；而采用过薄的光刻胶图形却容易导致图形转移时失误率增大。

发明内容

本发明解决的问题是采用过薄的光刻胶图形容易导致图形转移时失误率增大。

为解决上述问题，本发明提供一种掩膜层的形成方法，包括：提供半导体衬底；在所述半导体衬底表面形成AlCu层；在所述AlCu层表面形成有机底部抗反射层；在所述底部抗反射层表面形成光刻胶层。

可选的，所述AlCu层厚度为1000埃至2000埃。

可选的，所述AlCu层的形成工艺为物理气相沉积工艺或者金属化合物气相沉积工艺。

可选的，所述有机底部抗反射层的厚度为300埃至1500埃。

可选的，所述光刻胶层的厚度为1000埃至2500埃。

本发明还提供了一种刻蚀方法，包括：提供半导体衬底，所述半导体衬底表面依次形成有金属层、介质层和硬掩膜层；所述介质层和硬掩膜层内形成有暴露出金属层的第一开口；所述硬掩膜层表面形成有填充所述第一开口的填充层；在所述填充层表面形成AlCu层；在所述AlCu层表面形成有机底部抗反射层；在所述有机底部抗反射层表面形成光刻胶图形；以所述光刻胶图形为掩膜，刻蚀所述有机底部抗反射层；去除所述光刻胶图形；以所述有机底部抗反射层为掩膜，刻蚀所述AlCu层；以所述有机底部抗反射层和刻蚀后的所述AlCu层为掩膜，依次刻蚀填充层、硬掩膜层和介质层，形成第二开口。

可选的，所述AlCu层厚度为1000埃至2000埃。

可选的，所述AlCu层的形成工艺为物理气相沉积工艺或者金属化合物气相沉积工艺。

可选的，所述有机底部抗反射层的厚度为300埃至1500埃。

可选的，所述光刻胶图形的厚度为1000埃至2500埃。

与现有技术相比，本发明具有以下优点：本发明提供的掩膜层的形成方法具有优良的图形转移能力，并且采用了AlCu层、有机底部抗反射层和光刻胶层三层复合掩膜层，能够降低光刻胶层厚度，避免了光刻胶图形坍塌现象；且较薄的光刻胶层能够满足日益减小的光刻窗口要求，三层复合掩膜层还能够精确的转移光刻图形。本发明提供的刻蚀方法能够刻蚀形成的双镶嵌结构的第二开口的侧壁不会出现变形现象，并且在刻蚀工艺中，所述光刻胶图形可以足够薄以避免出现光刻胶图形坍塌现象和满足日益减小的光刻窗口要求。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1是本发明掩膜层的形成方法的一实施例的流程示意图；

图2至图5为本发明掩膜层的形成方法的一实施例的过程示意图；

图6是本发明刻蚀方法的一实施例的流程示意图；

图7至图14为本发明刻蚀方法的一实施例的过程示意图。

具体实施方式

由背景技术可知，光刻胶图形坍塌现象以及日益减小的光刻窗口要求形成在硅片表面的光刻胶厚度越来越薄；而采用过薄的光刻胶图形容易导致图形转移时失误率增大。

为此，本发明的发明人提供了一种掩膜层的形成方法，包括：提供半导体衬底；在所述半导体衬底表面形成AlCu层；在所述AlCu层表面形成有机底部抗反射层；在所述底部抗反射层表面形成光刻胶层。

可选的，所述AlCu层厚度为1000埃至2000埃。

可选的，所述AlCu层的形成工艺为物理气相沉积工艺或者金属化合物气相沉积工艺。