[发明专利]形成接触孔的方法

说明书

技术领域

本发明涉及半导体器件的制造领域，尤其涉及形成接触孔的方法。

背景技术

随着超大规模集成电路ULSI(Ultra Large Scale Integration)的飞速发展，集成电路制造工艺变得越来越复杂和精细。为了提高集成度，降低制造成本，元件的关键尺寸不断变小，芯片单位面积内的元件数量不断增加，平面布线已难以满足元件高密度分布的要求，只能采用多层布线技术，利用芯片的垂直空间，进一步提高器件的集成密度。在各层布线之间需要在接触孔中沉积金属材料进行电连接。

随着元件的关键尺寸变小，接触孔的关键尺寸也变的越来越小，同时，接触孔的深度却变的越来越大(接触孔的深宽比增加)，为了形成更高深宽比的接触孔，需要增加介质层的厚度，并且需要增加刻蚀介质层的时间，因此，在刻蚀介质层形成接触孔的工艺中，单单使用光刻胶层作为刻蚀中的硬掩膜是不行的，因为较深的接触孔需要更厚的光刻胶层，但是，厚的光刻胶层使光刻胶设备难以定义较小的关键尺寸，为了解决这个问题，在刻蚀介质层形成接触孔的工艺中，通常在介质层上形成硬掩膜层，以保证接触孔的关键尺寸并且在刻蚀介质层形成接触孔的工艺中保护介质层。

现有制作接触孔的工艺参考图1至图5。如图1所示，在包含驱动电路等结构的半导体衬底101上形成布线层102，其中布线层102的材料可以为铝或铝铜合金或多晶硅；在布线层102上形成绝缘介质层103，用于膜层间的隔离；在绝缘介质层103表面形成硬掩膜层104，以减小随后形成的光刻胶层的厚度并在随后的刻蚀工艺中作为刻蚀停止层并保护绝缘介质层，所述的硬掩膜层104的材料例如为不定型多晶硅(amorphous poly silicon)；在硬掩膜层104上旋涂光刻胶层106。

如图2所示，将光掩模版10上的接触孔图案12通过光刻技术转移至光刻胶层106上，形成接触孔开口图形105。

如图3所示，以光刻胶层106为掩膜，用各项异性刻蚀工艺(anisotropic etching)沿接触孔开口图形105刻蚀硬掩膜层104，形成接触孔开口。

如图4所示，用灰化法去除光刻胶层106。

如图5所示，以所述硬掩膜层为掩膜，沿接触孔开口刻蚀绝缘介质层103至露出布线层102，形成接触孔107，所述的各项异性刻蚀工艺例如为等离子体刻蚀(plasma etching)。

如上所述的接触孔的制作工艺，在采用等离子体刻蚀的过程中，晶圆一直暴露在包含有高密度反应离子(reactive ions)和高能轰击离子(bombardment ions)的等离子环境中，长时间的刻蚀会导致轰击离子在晶圆表面分布不均匀，某些部位的接触孔顶部被过度刻蚀，使接触孔顶部的开口宽度增加，最终导致接触孔内沉积金属材料形成互连结构之后，由于相邻的互连结构之间的介质层厚度变小，导致相邻的互连结构之间发生击穿或者短路的现象。

参考附图6所示，为接触孔阵列的俯视图，图中的接触孔的深度大于3um，刻蚀绝缘介质层形成接触孔的刻蚀时间大于500秒，从图中可以看出，相邻的两个接触孔之间的间距D1小于另外两个相邻的接触孔之间的间距D2，对于间距为D1的两个相邻的接触孔，比较容易发生击穿或者漏电现象。

发明内容

本发明解决的问题是提供一种形成接触孔的方法，以避免在刻蚀绝缘介质层形成接触孔的过程中，接触孔之间发生刻蚀不均匀的现象。

为解决上述问题，本发明提供一种形成接触孔的方法，包括：在半导体衬底上依次形成绝缘介质层、硬掩膜层和光刻胶层；在光刻胶层上形成接触孔开口图形；以光刻胶层为掩膜，沿接触孔开口图形刻蚀硬掩膜层，形成接触孔开口；去除所述光刻胶层；以硬掩膜层为掩膜，沿接触孔开口采用等离子体刻蚀工艺刻蚀绝缘介质层至一定深度，所述深度为形成目标接触孔深度的三分之一至四分之三；判断硬掩膜层表面积累的带电离子类型，在反应腔中通入与所述带电离子类型相反的等离子体，至中和所述带电离子；以硬掩膜层为掩膜，继续刻蚀绝缘介质层至露出半导体衬底，形成目标接触孔。

与现有技术相比，上述方案具有以下优点：

本发明通过硬掩膜层表面积累的带电离子类型，在反应腔中通入与所述带电离子类型相反的等离子体，至中和所述带电离子，从而避免在随后的工艺中硬掩模层表面的带电粒子改变等离子体刻蚀工艺中等离子体的运动方向，使硬掩模层表面任意位置的刻蚀速率相同，从而形成开口宽度均匀的接触孔，使相邻的接触孔之间的间距相同。

附图说明

图1至图5是现有工艺形成接触孔的结构示意图；

图6是现有工艺形成的接触孔阵列的俯视图；