[发明专利]一种提高高清图像实时采集系统DSP外部存储器接口速度的结构和方法

说明书

技术领域

本发明涉及一种利用两块SDRAM进行乒乓操作作为图像数据缓冲来提高DSP的EMIF 口数据采集速度，以满足高清图像实时采集要求的一种解决方案。属于电子信息领域。

背景技术

随着智能监控技术的发展，对于监控视频图像的分辨率提出了较高的要求。目前基于 DM642的嵌入式图像采集系统方案基本上采用将标准的视频数据流通过视频接口VP口输入 核心处理器DM642中的方式。为了突破传统视频采集分辨率的限制，为视频分析提供足够的 数据量，利用DSP的外部存储器接口(EMIF)来进行数据采集及与外部数据的交换。 TMS320C6000DSP的EMIF具有很强的接口能力，具有很高的数据吞吐率，支持各种外部器 件的无缝连接，包括SRAM、SDRAM、ROM、FIFO和外部共享器件等等。外部存储空间划 分为四个独立的存储空间，由4个外部CE线及对应的CE空间控制寄存器控制。

但是使用DSP的EMIF接口进行数据存储时速度受限，包括用DMA的方式速度没有本 质性的提高。用示波器测量EMIF读/写信号的平均频率为5.3MHz。传送640个8位数据需 耗时65微秒。因为读写数据操作必须伴有两个周期的地址和控制信息，EMIF会在读和写命 令之间插入多个周期，以确保数据总线(ED[31:0])上没有冲突存在。EMIF通过这种机制 使这种总线冲突发生的可能降至最小，由此导致了EMIF数据交换速率的降低。

由于实时高清晰图像传输的要求，要求EMIF接口速度匹配CCD数据传输速度。而图像 数据传输有数据量大，连续性的特点，正好利用SDRAM连续存放数据时可以不用对应每个 数据给出具体的地址信息的特点。减少了DSP为了避免总线冲突而插入等待周期的时间，大 大提高了EMIF总线的利用效率。使得数据采集的速度满足高清晰(1360×1068)图像采集的 速度。所以本设计采用两块SDRAM作为数据输入缓存乒乓操作，并通过EDMA方式以提高 数据传输效率。

发明内容

本发明的目的在于针对已有技术存在的缺陷，提供一种提高DSP外部存储器接口速度的 高清图像实时采集系统和方法，使得DSP采集外部CCD的速度是原先的利用双口RAM或 者FIFO采集数据的速度的3～4倍。

由于该方法数据以帧为单位读取，充分利用了SDRAM在连续数据操作中速度快的特点， 并消除了数据行场消隐的等待时间，解决了输入输出速度差问题，完成了图像的数据的无缝 缓冲。

为实现上述目的，本发明采用下述技术方案：

一种提高统DSP外部存储器接口速度的高清图像实时采集系，包括一个系统核心处理器 DM642、一个FPGA、一个CCD采集模块和三个SDRAM——一个主存储器件SDRAM1、和 两个辅助存储器件SDRAM2、SDRAM3，其特征在于所述DM642外部存储器接口的SDWE、 Eclkout2、SDCAS、SDRAS、EA[17:3]、ED[31:0]和BE[3:0]信号引脚分别连接SDRAM1 的WE、CKE、CAS、RAS、A、D[31:0]和DQM引脚，CE0引脚连接SDRAM1的/CS引脚， 同时SDWE、Eclkout2、SDCAS、SDRAS、EA[17:3]、ED[31:0]、BE[3:0]及CE2信号输入FPGA； 并将FPGA输控制存储器信号引脚分别连接SDRAM2的A、DQM、D、WE、CKE、CAS、 RAS、和/CS以及SDRAM3的A、DQM、D、WE、CKE、CAS、RAS、和/CS；FPGA输出 中断信号引脚连接DM642的外部中断信号引脚INT4；CCD采集模块的行、场、点同步信号 H、V、P及CCD数据引脚CCD_Data[7:0]连接到FPGA。

上述FPGA内部包括数据输入输出选通控制单元SDCtrlSwitch，SDRAM写控制信号产生 单元SDCtrl_FPGA，数据流单元DataProcess；输入输出选通控制单元判断图像数据是奇数场 或是偶数场来产生相应的选通控制信号，SDRAM写控制信号产生单元根据CCD图像数据的 同步信号产生SDRAM的写入控制信号，数据流单元数据总线上数据的流向及输入输出状态。