[发明专利]只读存储器

说明书

技术领域

本发明涉及一种只读存储器。

背景技术

一种典型的扁平单元结构掩膜只读存储器(Flat-Cell ROM)的电路结构如图1所示，该只读存储器10包括：读出放大电路(Sensing Amplifier)11、位线解码器(Bitline Decoder)12、字线解码及块选解码电路(Wordline&Bank Select Decoder)15、选择电路13、虚拟地解码器(Virtual Ground Decoder)14、以及存储单元(Core Cell)阵列，其中该存储单元是扁平单元结构。

请一并参阅图1、图2，图2是图1所示的读出放大电路11的内部电路示意图。该读出放大电路11包括第一、第二晶体管114、115、两个电压钳位电路116和一个电压型比较器113。其中，该第一晶体管114根据该电源VCC经位线(Bite Line，BL)111流进存储单元的电流控制该第一晶体管114的栅极电压，该第二晶体管115根据该电流源117产生的参考电流Iref控制该第二晶体管115的栅极电压。该两个电压钳位电路116用于使该第一、第二晶体管114、115的源极电压相对稳定。该电压型比较器113接收并比较该第一、第二晶体管114、115的栅极电压，从而该电压型比较器113的输出端112读出该存储单元中存储的数据。

由于从存储单元读出的电流控制该第一晶体管114的栅极电压，而该读出的电流的大小除了由存储区不同类型的存储单元决定外，主要是由加在存储器单元的位线111上的电压决定。现有很多产品都有宽电压工作的要求，如果电源电压VCC降到比较低的情况，位线111的电压也会跟着下降，流过位线111的电流就会变小，该只读存储器10读出性能就会下降，出现读取速度变慢，读取数据不稳定，甚至出现读取不到正确数据的状态。相反，如果电源电压VCC过高，就会造成该只读存储器10功耗的增大，甚至有可能因为位线111上的电压上升过高而造成漏电，读取不到正确的数据结果。

发明内容

本发明的目的在于提供一种能够使存储单元的位线电压相对电源电压保持稳定的只读存储器。

一种只读存储器，包括读出放大电路和多个存储单元，该读出放大电路用于读出存储在该存储单元中的数据，该读出放大电路包括：控制电压电路，用于产生该读出放大电路的参考电压的控制电压和该存储单元的位线电压的控制电压；第一晶体管，用于根据该第一晶体管的源极或者漏极电流控制该第一晶体管的栅极电压，该第一晶体管的源极或者漏极接收该存储单元的位线电流；第二晶体管，用于根据该第二晶体管的源极或者漏极电流控制该第二晶体管的栅极电压，该第二晶体管的源极或者漏极接收该读出放大电路的参考电流；第一放大器，该第一放大器与该第一晶体管反馈连接，用于根据该控制电压电路产生的控制电压控制该存储单元的位线电压；第二放大器，该第二放大器与该第二晶体管反馈连接，用于根据该控制电压电路产生的控制电压控制该读出放大电路的参考电压；电压型比较器，用于比较该第一、第二晶体管的栅极电压，并根据比较结果输出该存储单元中存储的数据。

本发明优选的一种技术方案，该第一晶体管的栅极连接该第一放大器的输出端和该电压型比较器，该第一晶体管的漏极接收电源电压，该第一晶体管的源极接收该存储单元的位线电流，该第一放大器的正输入端接收该存储单元的位线电压，该第一放大器的负输入端接收该控制电压电路产生的控制电压。

本发明优选的一种技术方案，该第二晶体管的栅极连接该第二放大器的输出端和该电压型比较器，该第二晶体管的漏极接收电源电压，该第二晶体管的源极接收该读出放大电路的参考电流，该第二放大器的正输入端接收该读出放大电路的参考电压，该第二放大器的负输入端接收该控制电压电路产生的控制电压。

本发明优选的一种技术方案，每一存储单元均包括用于数据存储的第三晶体管和用于产生参考电流的第四晶体管，该第三晶体管接收位线电压并产生位线电流，该第四晶体管接收该参考电压并产生参考电流。

本发明优选的一种技术方案，该第三晶体管存储的数据包括两种状态，若该第三晶体管为BN型MOS晶体管且无重参杂的P型离子注入，该第三晶体管存储的数据状态为1，若该第三晶体管为BN型MOS晶体管且被重参杂的P型离子注入，该第三晶体管存储的数据状态为0。

本发明优选的一种技术方案，该第四晶体管为BN型MOS晶体管且无重参杂的P型离子注入，该第四晶体管的存储的数据状态保持为1。