[发明专利]铜金属层化学机械抛光后的表面处理方法

说明书

技术领域

本发明涉及半导体工艺领域，特别涉及一种铜金属层化学机械抛光后的表面处理方法。

背景技术

随着半导体技术的不断发展，半导体器件的几何尺寸持续缩小，目前已达到32nm量级，随半导体器件尺寸的不断缩小，新的寄生效应不断出现。其中RC延迟是影响器件反应速度的重要因素之一。为解决这一问题，需要改进金属互连结构以减小RC延迟。相应的技术方案包括提高互连金属的电导率和降低介质层的介电常数(k)值。在90nm以下的工艺中，铜已经全面取代铝成为互连金属。铜比铝具有更好的导电性，而且电迁移效应也较小。关于介质层物质，低介电常数(low k)的新型材料(k＜2.7)也已广泛应用，以取代传统的氧化层。但与氧化层相比，低介电常数材料在结构上通常疏松多孔，与填充材料的附着性也略差。

在集成电路制造中，双镶嵌(dual damascene)工艺用于在介质层上形成铜互连线。其中一个重要步骤是化学机械抛光(CMP)，用于去除介质层表面多余的铜，实现平坦化。但在CMP工艺中，硅片表面会残留抛光液的粒子、反应副产物等污染物。因此在CMP工艺后通常都需经过清洗以除去这些污染物，避免将缺陷引入器件而引起可靠性问题。

在双镶嵌工艺中，向沟槽内填充铜之前通常在沟槽底部和侧壁淀积一层金属阻挡层(barrier)，其成分为氮化钛(TiN)、钽(Ta)或氮化钽(TaN)。其作用是防止铜扩散到介质层中。而在铜线表面也需要类似的介质阻挡层以防止铜的扩散。对于器件中金属-绝缘体-半导体(MIS)这样的结构，通常选用氮化硅(Si3N4)或磷硅玻璃(PSG)作为扩散阻挡层以防止铜离子扩散至硅和介质层中。因此，铜和介质层的表面状态对低介电常数介质层的可靠性有较大的影响，主要表现在击穿电压(VBD)、时间相关介质击穿(time dependent dielectric breakdown：TDDB)等参数上。

基于上述内容，在65nm以下的半导体工艺中，低介电常数介质层的可靠性问题是影响器件性能的一个重要因素。公开号为20080047592的美国专利申请提出了一种在CMP后用清洗硅片表面的方法，该方法适用于介质层为传统氧化层或是低介电常数材料的情况，对于低介电常数材料的情况，则主要探讨了该清洗方法对器件形貌的影响，未提及对电学参数方面的改善。

因此，需要提出一种在CMP工艺后清洗及表面处理的有效方法，改善低介电常数介质层的电学性能。

发明内容

本发明解决的问题是提供一种铜金属层化学机械抛光后的表面处理方法，能提高低介电常数介质层的可靠性，延长介质层的击穿寿命。

为解决上述问题，本发明提供一种铜金属层化学机械抛光后的表面处理方法，CMP后的清洗液为碱性制剂，在刻蚀停止层形成之前进行气体等离子体预处理。包含下列步骤：

提供半导体衬底，所述半导体衬底表面具有介质层，所述介质层中形成有开口，所述开口内填充有金属铜；

对所述半导体衬底进行化学机械抛光，至所述开口内的金属铜与介质层表面齐平；

使用碱性制剂对所述介质层和金属铜的表面进行清洗；

对所述介质层和金属铜的表面等离子体预处理；

在所述介质层和金属铜的表面形成刻蚀停止层。

可选的，所述碱性制剂的PH值为9～13。

可选的，所述气体等离子体预处理的气体选自氨(NH₃)、氮气(N₂)、氦气(He)、氢气(H₂)。

可选的，所述氨气的流量为100～200sccm。

可选的，所述气体等离子体预处理的反应温度为360～400℃。

可选的，所述气体等离子体预处理的工艺时间为15～20sec。

可选的，所述介质层为低介电常数材料。

可选的，所述刻蚀停止层为氮化硅(Si₃N₄)、掺氮碳化硅(NDC)。

可选的，所述刻蚀停止层的形成方法为低压化学气相淀积(LPCVD)、等离子体增强化学气相淀积(PECVD)。

与现有技术相比，上述方案具有以下优点：通过对工艺流程的简单调整，CMP之后使用碱性制剂进行清洗，再在刻蚀停止层形成至前进行气体等离子体预处理，避免了铜表面的氧化以及铜离子在介质层中的漂移扩散，并在一定程度上修复了介质层的晶格和表面状态，改善了击穿电压、时间相关介质击穿参数(TDDB)等电学性能参数，提高了器件性能。

附图说明