[发明专利]阵列式场效应晶体管

说明书

技术领域

本发明涉及集成电路版图设计(layout)领域，尤其涉及一种基于绝缘体上硅(SOI)的阵列式场效应晶体管。

背景技术

在场效应晶体管中，为了消除衬底偏置等二级效应，经常需要将场效应晶体管的阱区的电势位固定；此外，集成电路的I/O单元电路里，也需要考虑到电路中的静电释放问题；因此在集成电路版图设计时，需要将场效应晶体管的阱区引出接地，进一步的，可将引出的互连线连接至静电消除电路然后再接地以排除静电。

应用绝缘体上硅制作衬底，近年来已成为集成电路制造领域的热点之一，SOI技术是在顶层硅和背衬底之间引入一层埋氧化层，通过在绝缘体上形成半导体薄膜，SOI材料具有了体硅所无法比拟的优点：可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势，因此可以说SOI将有可能成为深亚微米的低压、低功耗集成电路的主流技术。

现有的基于SOI衬底的集成电路版图设计中，场效应晶体管一般采用手指状版图，图1为现有的一种手指状场效应晶体管结构示意图；而图2为图1中沿A-A’方向的截面示意图。

结合图1以及图2所示，扩散区100形成于SOI衬底10，所述扩散区100作为场效应晶体管的源区或漏区，并行排列呈手指状，相邻扩散区100之间的沟道阱201即场效应晶体管中形成导通沟道的区域，沟道阱201的长度L为场效应晶体管的沟道宽度，而沟道阱201的宽度D则为场效应晶体管的沟道长度。互连阱202连接并且垂直于各场效应晶体管的沟道阱201，两者构成“H”型，在互连阱202以及沟道阱201的表面形成有“H”型的介质层40以及介质层40表面的多晶硅线30(图2中由于截面位置所限制，未示出沟道阱201表面的部分介质层40以及多晶硅线30)，所述介质层40以及多晶硅线30位于沟道阱201表面的部分即构成场效应晶体管的栅极。在上述版图中，各区均基于SOI衬底10上，扩散区100四周被互连阱202以及沟道阱201所围绕；而沟道阱201位于介质层40的底部，SOI衬底10上，底部与顶部均绝缘，因此仅能够通过互连阱202引出；所述互连阱202相对于扩散区100的另一侧为互连区101，且互连阱202与互连区101形成欧姆接触，所述互连区101通过接触孔300引出互连线接地或者与静电消除电路连接。在上述器件区的周围还形成有浅沟槽隔离(STI)400，将版图区域与晶片上其余部分隔离开。

所述沟道阱201与互连阱202的导电类型(掺杂类型)相同，而与扩散区100的导电类型相反。因此相邻的扩散区100与其间的沟道阱201构成场效应晶体管单元，而扩散区100与互连阱202的界面处则构成了寄生PN结二极管。

上述手指状场效应晶体管中，如果将各场效应晶体管单元中的源区以及漏区分别电连接，则等效于将各MOSFET单元并联，总体的沟道宽度即各条沟道阱201的长度之和。

再如图1所示，在实际制造工艺中，沟道阱201的长宽比较大，长度L远大于宽度D，使得各个MOSFET的沟道长宽比较小，根据图1可知，能够在有限的面积空间内提高场效应晶体管的导电能力。此外，扩散区100与相邻的互连阱202所构成的寄生二极管能够同时兼做静电防护器件使用，即通过该寄生二极管将扩散区中的静电传输至互连阱202中，进一步通过互连区101引出，所述寄生二极管的宽度即扩散区100与互连阱202的接触长度，而寄生二极管的PN界面宽度则与互连阱202的长度有关，所述寄生二极管的界面宽度将直接影响其导通电荷的能力。

现有的手指状场效应晶体管存在如下问题：由于扩散区100与互连阱202的接触长度远小于与沟道阱201的接触长度，且互连阱202的长度有限，因此上述寄生二极管导通电荷的能力难以满足器件工作时导通释放扩散区100中静电荷的需求，需要额外增加专用二极管用于静电防护。

发明内容

本发明解决的问题是提供一种阵列式场效应晶体管，具有导通静电荷能力较强的寄生二极管，满足器件静电防护的需求。

本发明所述的一种阵列式场效应晶体管，包括：

SOI衬底，形成于SOI衬底的阱线、扩散区以及互连区；

所述扩散区以及互连区构成阵列式排布，通过“井”字形的阱线相间隔；

所述阱线的导电类型与互连区相同，且与扩散区相反。

作为可选方案，在所述阵列式排布中，单个互连区仅与扩散区相邻；