[发明专利]形成用于制造集成电路器件的纳米晶态硅结构的方法

说明书

技术领域

本发明涉及集成电路及其用于制造半导体器件的工艺。具体而言，本发明提供一种用于制造半导体集成电路的在电介质材料的膜上制造纳米尺寸的硅材料的方法。但是将认识到本发明具有范围广泛得多的适用性。也就是说，本发明可以应用于平板显示器、普遍称为MEMS的微机电系统、纳米器件等。

背景技术

集成电路已经从在单个硅芯片上制作的少数互连器件发展成数以百万计的器件。常规集成电路提供远超原有想象的性能和复杂性。为了实现复杂性和电路密度(即能够封装到给定芯片区域上的器件的数目)的改进，也称为器件“几何条件”的最小器件特征的尺寸已经随着各代集成电路而变得更小。增加的电路密度不仅已经改进集成电路的复杂性和性能并且已经向消费者提高成本更低的零件。集成电路或者芯片制作设施可能化费美元数以亿计或者甚至数以十亿计。各制作设施将具有某一晶片产量，并且各晶片将具有在该晶片上的某一数目的集成电路。因此，通过使集成电路的各个器件更小，可以在各晶片上制作更多器件，因此增加制作设施的产出。使器件更小颇具挑战性，因为集成制作中所用各工艺具有限制。也就是说，给定工艺通常仅对下至某个特征尺寸起作用，于是需要改变工艺或者器件布局。此外，由于器件需要越来越快的设计，所以某些常规工艺和材料存在工艺限制。

基于给定特征尺寸具有限制的工艺例子是形成用于动态随机存取存储器器件的电容器结构的硅材料。经常为设计规则为90纳米和更少的器件形成这样的存储器器件。经常为这些存储器器件的电容器结构的电极形成包括多晶硅的硅材料。遗憾的是，经常难以使用常规技术来形成高质量的纳米尺寸的硅结构。也就是说，随着器件尺寸减少在制成这些电介质材料中的各电介质材料时出现困难。可以在本说明书全文中并且特别是在下文中发现常规电介质结构的这些和其它限制。

从上文可见需要一种用于处理半导体器件的改进技术。

发明内容

根据本发明，提供用于制造半导体器件的集成电路加工技术。具体而言，本发明提供一种用于制造半导体集成电路的在电介质材料的膜上制造纳米尺寸的硅材料的方法。但是将认识到本发明具有范围广泛得多的适用性。也就是说，本发明可以应用于平板显示器、普遍称为MEMS的微机电系统、纳米器件等。

在一个具体实施例中，本发明提供一种用于形成用于制造集成电路器件如存储器、动态随机存取存储器、闪存、只读存储器、微处理器、数字信号处理器、专用集成电路的纳米晶态硅结构的方法。在一个具体实施例中，本发明包括提供包括表面区域的半导体衬底。该方法根据一个具体实施例包括形成在表面区域上面的绝缘层(例如二氧化硅、氮化硅、氮氧化硅)。该方法包括在绝缘层上面形成确定厚度少于二十纳米的非晶态硅材料。该方法包括使非晶态硅材料接受热处理工艺以造成形成由厚度少于二十纳米的非晶态硅材料获得的多个纳米晶态硅结构。

在一个替代具体实施例中，本发明提供一种用于制造集成电路器件如存储器、动态随机存取存储器、闪存、只读存储器、微处理器、数字信号处理器、专用集成电路的纳米晶态硅结构的方法。在一个具体实施例中，本发明包括形成包括表面区域的半导体衬底。该方法根据一个具体实施例包括形成在表面区域上面的以高K介电常数为特征的绝缘层(例如二氧化硅、氮化硅、氮氧化硅)。该方法包括在绝缘层上面形成确定厚度少于二十纳米的非晶态硅材料。该方法包括使非晶态硅材料接受热处理工艺以造成形成由厚度少于二十纳米的非晶态硅材料获得的多个纳米晶态硅结构。在一个优选实施例中，该方法包括在与形成非晶态硅材料关联的部分时间期间维持约600摄氏度和更少的温度。

通过本发明实现超出常规技术的诸多益处。例如，本技术提供一种依赖于常规技术的易用工艺。在一些实施例中，该方法可以在每个晶片的小片中提供较高器件产量。此外，该方法提供一种与常规工艺技术兼容而对常规设备和工艺无实质修改的工艺。优选地，本发明根据一个具体实施例提供一种使用非晶态硅材料和热处理来形成纳米尺寸的晶态材料的方式。根据实施例可以实现这些益处中的一个或者多个益处。将在本说明书全文中并且特别是在下文中更多地描述这些和其它益处。

参照以下具体描述和附图可以更完全地理解本发明的各种附加目的、特征和优点。

附图说明

图1是根据本发明一个实施例的一种形成纳米晶态材料的方法的简化流程图。

图2和图3图示根据本发明一个实施例的一种形成纳米晶态材料的简化方法。

图4是根据本发明一个替代实施例的使用纳米晶态硅材料来形成电容器结构的替代方法的简化流程图。