[发明专利]浅沟槽隔离结构的形成方法

说明书

技术领域

本发明涉及半导体制程技术领域，特别涉及一种浅沟槽隔离结构的形成方法。

背景技术

半导体集成电路通常包含有源区和位于有源区之间的隔离区，这些隔离区在制造有源器件之前形成。随着半导体工艺进入深亚微米时代，0.18μm以下的器件，例如MOS电路的有源区隔离层已大多采用浅沟槽隔离工艺(STI)来制作。

图1a至1f为依据传统方法形成浅沟槽隔离结构的剖面示意图。首先，参考图1a，在半导体基板100上形成缓冲氧化层110和腐蚀阻挡层120，在腐蚀阻挡层120上形成图案化的光刻胶，并以图案化的光刻胶为掩膜，蚀刻缓冲氧化层110和腐蚀阻挡层120至半导体基板100；参考图1b，以腐蚀阻挡层120为掩模，蚀刻半导体基板100至一设定深度，形成浅沟槽130。

接着，参考图1c，在沟槽130的表面上形成衬氧化层140，衬氧化层140可以是二氧化硅等绝缘材料；参考图1d，将绝缘物质(如二氧化硅)填入沟槽130中，并覆盖衬氧化层140侧壁和整个腐蚀阻挡层120，形成隔离氧化层150；形成所述的绝缘物质的方法通常采用高密度等离子体化学气相沉积法(Highdensity plasma Chemical Vapor Deposition)，然后，参考图1e，对填入的隔离氧化层150进行平坦化处理，如采用化学机械抛光工艺清除腐蚀阻挡层120上的隔离氧化层150，最后，参考图1f，去除腐蚀阻挡层120和缓冲氧化层110，形成的浅沟槽隔离结构。

随着半导体器件的进一步缩小，沟槽的深宽比不断的增加，采用高密度等离子体化学气相沉积法填充沟槽的工艺越来越难以控制，目前，沟槽的深宽比已经从原来的4～5增加到大于10，在采用高密度等离子体化学气相沉积法填充沟槽的工艺中，会产生如下问题：在填充沟槽的隔离氧化层中产生空洞(Void)或者/和缝隙(seam)，由于隔离氧化层中空洞以及缝隙的存在，在后续采用化学机械抛光工艺平坦化所述隔离氧化层时，造成化学机械抛光工艺难以控制，并严重影响最终形成的隔离氧化层的质量。

因此，如何改善浅沟槽隔离结构的制作工艺，改善沟槽的填充性能，以应对半导体器件临界尺寸越来越小的趋势，成为一个重要的研究课题。

发明内容

本发明解决的问题是随着半导体器件临界尺寸越来越小，沟槽的深宽比越来越大，现有技术的浅沟槽隔离工艺中沟槽填充出现缺陷。

本发明提供了一种沟槽隔离结构的形成方法，包括如下步骤：在半导体基板上形成缓冲氧化层；刻蚀缓冲氧化层和半导体基板，形成沟槽；形成填满沟槽并覆盖缓冲氧化层的隔离氧化层；采用化学机械抛光工艺平坦化所述隔离氧化层、缓冲氧化层至曝露出半导体基板。

可选的，所述的浅沟槽隔离结构的形成方法还包括刻蚀所述半导体基板，以调整隔离氧化层与半导体基板高度差的步骤。

可选的，所述的浅沟槽隔离结构的形成方法，形成沟槽之后，形成隔离氧化层之前，还包括在沟槽内壁形成衬氧化层的步骤。

可选的，所述化学机械抛光工艺中抛光液的主要成分为CeO₂粒子。

可选的，形成隔离氧化层的工艺为高密度等离子体化学气相沉积工艺。

可选的，所述缓冲氧化层的厚度为300埃至500埃；刻蚀缓冲氧化层和半导体基板，形成沟槽后所述缓冲氧化层的厚度小于100埃。

可选的，所述的缓冲氧化层为二氧化硅或者氮氧化硅。所述的隔离氧化层材料为二氧化硅。

由于采用了上述技术方案，与现有技术相比，本发明具有以下优点：

相对现有技术，本发明所述的技术方案中去掉了腐蚀阻挡层，因此，形成的沟槽的深宽比相应增大至小于5，在后续沉积隔离氧化层的工艺中，由于沟槽的深宽比增加，因此，避免了在沟槽深宽比较大时出现的各种填充缺陷。

进一步，本发明所述的工艺方法通过选择化学机械抛光的抛光液，使化学机械抛光工艺自动停止在半导体基板上，不仅解决了由于去除腐蚀阻挡层之后带来的CMP工艺的变动(现有工艺CMP工艺都停止在腐蚀阻挡层上)，而且简化了工艺过程。

附图说明

图1a至图1f为现有的浅沟槽隔离工艺形成的STI结构的剖面结构示意图；

图2a至图2f为本发明浅沟槽隔离工艺形成的STI结构的剖面结构示意图。

具体实施方式