[发明专利]非易失性存储单元及非易失性存储器的布局

权利要求书

1.一种非易失性存储单元，包括：

半导体基底；

多个隔离结构，配置于该半导体基底中，以将该半导体基底区隔为晶体管区与电容器区；

第一型掺杂阱，配置于该电容器区内；

导体，跨置于所述多个隔离结构、该晶体管区与该第一型掺杂阱上方，该导体包括电容部与晶体管部并具有彼此相对的第一侧缘与第二侧缘，其中该电容部位于该第一型掺杂阱上方，该晶体管部位于该晶体管区上方，且该第一侧缘位于该晶体管区一侧的该隔离结构上方，该第二侧缘位于该第一型掺杂阱上方；

两个第一离子掺杂区，分别设置于该晶体管部两侧的该晶体管区中，而与该导体的该晶体管部构成晶体管；以及

第二离子掺杂区，设置于该导体一侧的该第一型掺杂阱中，而与该导体的该电容部构成电容器。

2.如权利要求1所述的非易失性存储单元，其中该半导体基底为第二型掺杂半导体基底。

3.如权利要求2所述的非易失性存储单元，其中该第一型掺杂阱为N型掺杂阱，所述第一离子掺杂区与该第二离子掺杂区为N型离子掺杂区，该半导体基底为P型掺杂半导体基底。

4.如权利要求1所述的非易失性存储单元，还包括第二型掺杂阱，配置于该晶体管区内，且所述第一离子掺杂区位于该第二型掺杂阱中。

5.如权利要求4所述的非易失性存储单元，其中该第一型掺杂阱为N型掺杂阱，所述第一离子掺杂区与该第二离子掺杂区为N型离子掺杂区，该第二型掺杂阱为P型掺杂阱。

6.如权利要求1所述的非易失性存储单元，其中该第一型掺杂阱在垂直所述多个隔离结构的方向上的宽度大于该电容部在垂直所述多个隔离结构的方向上的长度的两倍。

7.如权利要求1所述的非易失性存储单元，其中该导体的该晶体管部与该电容部在垂直所述多个隔离结构的方向上的长度相等。

8.如权利要求1所述的非易失性存储单元，其中该导体的该晶体管部与该电容部在垂直所述多个隔离结构的方向上的长度不同。

9.一种非易失性存储器的布局，包括：

半导体基底，该半导体基底中具有多条隔离结构，以将该半导体基底区隔为多个第一晶体管区、多个电容器区与多个第二晶体管区，其中各该电容器区位于对应的该第一晶体管区与该第二晶体管区之间，且两相邻的所述多个电容器区之间排列有对应的该第一晶体管区与该第二晶体管区；

多个第一型掺杂阱，分别配置于对应的所述多个电容器区其中之一内；

多个第一导体，跨置于对应的所述多个隔离结构、该第一晶体管区与该第一型掺杂阱上方，各该第一导体包括第一电容部与第一晶体管部并具有彼此相对的第一侧缘与第二侧缘，其中各该第一电容部位于对应的该第一型掺杂阱上方，各该第一晶体管部位于对应的该第一晶体管区上方，且各该第一侧缘位于对应的该第一晶体管区一侧的该隔离结构上方，各该第二侧缘位于对应的该第一型掺杂阱上方；

多个第二导体，跨置于对应的所述多个隔离结构、该第二晶体管区与该第一型掺杂阱上方，各该第二导体包括第二电容部与第二晶体管部并具有彼此相对的第三侧缘与第四侧缘，其中各该第二电容部位于对应的该第一型掺杂阱上方，各该第二晶体管部位于对应的该第二晶体管区上方，且各该第三侧缘位于对应的该第二晶体管区一侧的该隔离结构上方，各该第四侧缘位于对应的该第一型掺杂阱上方而与所述多个第二侧缘其中之一相邻；

多个第一离子掺杂区，分别设置于所述多个第一导体两侧的所述多个第一晶体管区中以及所述多个第二导体两侧的所述多个第二晶体管区中，而分别与所述多个第一导体的所述多个第一晶体管部构成多个第一晶体管，并与所述多个第二导体的所述多个第二晶体管部构成多个第二晶体管；以及

多个第二离子掺杂区，各该第二离子掺杂区设置于相邻的所述多个第一导体与所述多个第二导体之间的该第一型掺杂阱中，以同时与对应所述多个第一导体的所述多个第一电容部与所述多个第二导体的所述多个第二电容部构成多个电容器；

多条字线，排列于该半导体基底上，且每一条字线耦接所述多个第二离子掺杂区；以及

多条位线，与所述多条字线垂直地排列于该半导体基底上，且每一条位线耦接部分的所述多个第一离子掺杂区。

10.如权利要求9所述的非易失性存储器的布局，其中该半导体基底为第二型掺杂半导体基底。