[发明专利]具有晶粒埋入式以及双面覆盖重增层的基板结构及其方法

说明书

技术领域

本发明内容是关于一个形成面板型态封装的晶粒埋入式(embedded dice inside)基板结构；更特别的是扩散式面板型态封装(fan-out panel level package)具有覆盖于双面的重增层，以增加可靠度和降低此组件的大小(特别是在厚度方面)。

背景技术

在半导体组件的领域中，随着组件尺寸不断地缩小，组件密度也不断地提高。在封装或是内部联机方面的技术需求也必须要提高以符合上述情况。传统上，在覆晶连接方法(flip-chip attachment method)中，一焊料凸块数组形成于上述晶粒的表面。上述焊料凸块的形成可以藉由使用一焊接复合材料(solder composite material)，经过一焊接点屏蔽(solder mask)来制造出所要的焊料凸块图案。芯片封装的功能包含功率传送(power distribution)、讯号传送(signal distribution)、散热(heat dissipation)、保护与支撑等等。当半导体变的更复杂，传统的封装技术，例如导线架封装(lead frame package)、收缩式封装(flex package)、硬式封装技术(rigid package technique)，已无法满足在一个更小的芯片上制造高密度组件的需求。

更者，因为传统的封装技术将晶圆上大的晶粒分成小的晶粒后，再分别加以封装。因此，这些技术的制程是耗时的。至此芯片封装技术高度地被集成电路的发展所影响；所以，随着电路大小的需求，也产生封装技术的需求。依据上述理由，今日的封装技术的发展趋势是朝向球状矩阵排列、覆晶、芯片尺寸封装和晶圆级封装。“晶圆级封装”如同字面上的解释，就是整个封装与所有的内部联机跟其它制程一样，都是在晶圆在切割成小晶粒之前被完成。一般来说，在完成所有组装与封装程序后，个别的半导体封包将从一个晶圆被分成复数个半导体晶粒。此晶圆级封装具有极小尺寸与极优电性的结合。

藉由晶粒在完整的晶圆上制造与测试，晶圆级封装技术是一个先进的封装技术。之后，上述晶圆被切割成晶粒，以依照表面镶嵌线(surface-mountline)装配。因为上述晶圆级封装技术将整片晶圆当成一个对象来利用，而非利用一芯片或是晶粒，因此在进行切割程序(scribing process)之前，就已经完成封装与测试。更者，由于晶圆级封装是如此先进的技术，所以可以省略打线(wire bonding)，黏晶(die mount)，覆胶(molding)及/或底胶填充(under-fill)的技术。藉由使用晶圆级封装技术，可以节省成本与制程时间；且此技术的最终结构与此晶粒一样；因此，此技术可以满足电子组件小型化的需求。

虽然晶圆级封装技术用有上述的优点，仍有一些存在的问题，影响着此技术的可接受度。例如，晶圆级封装技术中其结构中一材料与主机板此两材料间的热膨涨系数差异；此者成为结构机械性不稳定(mechanical instability)的关键性因素。上述结构的总终端数组数被芯片大小所限制。在切割此晶圆之前，无法使用整片晶圆封装中的多芯片及系统级封装。美国专利6,239,482B1(图15)揭露一具有机械性弯曲问题的封装。这是因为前述先前技术将硅芯片12埋入于上述基板18或是核心区域，而且只用黏着材料20来支撑上述晶粒12。众所周知，在机械性弯曲(mechanical bending)的过程中，由于硅晶粒与基板材料18以及黏着材料20的硬度(hardness)与材料性质皆有所不同，此弯曲效应(bending effect)将造成材料边界破裂，使重布层金属线(RDL)32遭到损坏，可靠度测试(reliability test)也因此于机械应力项目失效。更者，由于介电层太厚(介电层22与16)，以及介电层22、16、金属30与材料20等等之间的热膨涨系数不匹配，亦造成不佳的可靠度与良率。一揭露于美国专利6,506,632B1(图16)的封装也面临到同样机构的问题。

更者，前述先前技术在形成面板型态封装时需要复杂的制程。上述制程需要封装用覆胶工具(mold tool)，以及封装材料的注射或是注射上述黏着材料的点胶机(dispenser)。由于封装化合物或环氧树酯(epoxy)在热固化之后会翘曲，晶粒与上述化合物的表面难以控制在相同的水平面，所以需要化学机械研磨制程来研磨此不平的表面。成本也因此而提高。

发明内容