[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及一种半导体装置及其制造方法，尤其涉及LDMOS晶 体管及其制造方法。

背景技术

历来，利用LDMOS晶体管(横向双扩散金属氧化物晶体管)的 切换速度快、电压驱动系统易于使用等特点，作为高功率/高耐压领域 的主要器件，LDMOS晶体管广泛应用于交换式调节器、各种驱动器 和DC-CD转换器等。

一般而言，根据OFF(非导通)时的耐压(击穿电压)和ON(导 通)时的导通电阻来表示LDMOS晶体管的性能。但是，在通常情况 下，上述两项呈折衷(对立)关系，即，难以同时实现高耐压和低导 通电阻。因此，如何同时实现这两者，是一直以来的研究课题。

图15、图16(a)、图16(b)以及图17表示了一种现有的LDMOS 晶体管(例如，参照专利文献1)。图15是表示在P型半导体基板上 形成的N型沟道LDMOS晶体管的平面概略图，图16(a)和图16(b) 是沿着图15中的L1-L2方向(LDMOS晶体管的沟道的长度方向，即， 源-漏方向，以下也称之为L方向)的剖面概略图。图17是沿着图15 中的W1-W2方向(LDMOS晶体管的沟道的宽度方向，即，垂直于源 -漏方向的方向，以下也称之为W方向)的剖面概略图。

如图16(a)所示，N型沟道LDMOS晶体管包括P型半导体基 板1、设在P型半导体基板1上的P型外延层2、在P型半导体基板1 和P型外延层2的界面部分形成的P型埋入扩散区域4。

在上述P型外延层2内设有P型主体区域6、P型扩散区域4a和 N型漂移区域7，其中，形成上述P型扩散区域4a的目的是在上述P 型主体区域6和上述P型埋入扩散区域4之间实现良好的电连接。另 外，在平面上与上述P型主体区域6彼此分离的位置形成N型漂移区 域7。

另外，在P型主体区域6内形成N型源区域8和P型主体接触区 域9，在N型漂移区域7内形成N型漏区域10。此外，在P型主体 区域6上隔着栅绝缘膜(未图示)而形成栅电极11。

另外，在N型源区域8和P型主体接触区域9上形成源接触部 8b和源电极8a。通过该源电极8a，N型源区域8和P型主体区域6 实现相同电位的电连接。此外，在N型漏区域10上形成漏接触部10b 和漏电极10a，在源电极8a和漏电极10a之间设有栅板(gate plate) 12。

一般而言，为了测定N型沟道LDMOS晶体管的非导通(OFF) 时的耐压，将源电极8a以及栅电极11设定为GND电位，并且向漏 电极10a施加正电位。按照这样的操作在漏-源电极之间施加反偏压 时，在某电压值下耗尽层内的电场达到临界电场，从而发生雪崩击穿 (avalanche breakdown)，漏-源电极之间突然产生电流。此时施加的 电压即是晶体管的耐压值。

一般在LDMOS晶体管的L方向上，在漏-源电极之间施加反偏压 时，电场集中到漏侧的栅边缘(gate edge)(图16(a)中的A)， 是导致耐压降低的要因。

因此，要提高耐压，重要的是缓和该栅边缘的电场。另外，电场 集中于栅边缘附近会导致电荷多少残留于栅绝缘膜中，从而有可能降 低可靠性。因此，从提高晶体管的可靠性的方面来看，缓和栅边缘的 电场也具有重要意义。

图16(b)表示在该LDMOS晶体管的源电极8a和栅电极11设 为GND电位，并且向漏电极10a施加正电位时的L方向上电位的等 电位线的一部分(虚线)。

如图16(b)所示，在漏-源电极之间施加反偏压时，虽然从P型 主体区域6扩散耗尽层，但是由于P型埋入扩散区域4和栅板12的 存在，使耗尽层向漏侧偏移，从而能够缓和表面电场。由此，漏侧的 栅边缘(图16(b)中的A)的电场被缓和，从而能够增大耐压。该 技术能够有效地改善耐压和导通电阻之间的折衷关系。

图18、图19(a)、图19(b)、图20(a)和图20(b)表示另 一种现有LDMOS晶体管(例如，参照专利文献2)。图18是表示在 P型半导体基板上形成的N型沟道LDMOS晶体管的平面概略图，图 19(a)和图19(b)是沿着图18中的L1-L2方向的剖面概略图，图 20(a)和图20(b)是沿着图18中的W1-W2方向的剖面概略图。