[发明专利]可编程只读存储器

说明书

技术领域

本文公开的主题总体上涉及存储器件的领域。

背景技术

典型地，可编程只读存储器(PROM)器件用于配置和测试集成电路器 件(例如，微处理器)，并且用于测试和配置存储器高速缓存。目前，熔丝 阵列用于PROM器件，以存储信息。

附图说明

在附图中以举例而非限制性的方式来说明本发明的实施例，其中，相 同的附图标记代表相同的元件。

图1A描述了现有技术中的PROM阵列。

图1B描述了在现有技术中，将单元的源极端(source terminal)连接到 编程电压端(program voltage terminal)的方式的简化示例。

图1C描述了行相关的示例，其中，在不同的存储单元的源极端处的电 压具有不同的电压。

图2A描述了根据本发明的实施例的PROM阵列。

图2B描述了根据本发明的实施例的PMOS晶体管的实施例。

图2C描述了根据本发明的实施例的示例性半导体结构的简化的横截 面视图，该半导体结构具有被导电地耦合到单元的金属层。

图2D描述了根据本发明的实施例的，相对于编程器件来布置熔丝的方 式的俯视图。

图2E描述了根据本发明的实施例的电平转换器的示例。

图2F描述了根据本发明的实施例的，用来操作电平转换器的所产生的 信号的示例。

图2G描述了根据本发明的实施例的PROM阵列的另一个实施例。

图2H描述了根据本发明的实施例的读出放大器(sense amplifier)的结 构。

图3描述了根据本发明的实施例的，在对PROM阵列中的单元编程期 间产生的信号的时序图。

图4描述了根据本发明的实施例的，在PROM阵列中的单元的读取模 式期间产生的信号的时序图。

图5描述了根据本发明的实施例的，构建存储单元的阵列的方式的流 程图。

图6描述了包含使用根据本发明的一个实施例的熔丝单元阵列的 PROM的示例性系统。

图7描述了根据本发明的实施例的多列交错布局，其中，多个列共享 相同的读出放大器。

具体实施方式

该说明书中对“一个实施例”或“实施例”的提及意味着结合该实施 例描述的特定的特征、结构或特性包含在本发明的至少一个实施例中。因 此，在该说明书中各处出现的短语“在一个实施例中”或“实施例”并不 必定都是指相同的实施例。此外，特定的特征、结构或特性可以组合在一 个或多个实施例中。

在一个实施例中，可编程ROM(PROM)阵列可以包括按行、列布置 的存储单元的阵列。每个存储单元可以包括PMOS晶体管和可编程熔丝。 在一个实施例中，每个存储单元的编程端通过堆叠的导电层耦合到电源， 其中，使用一个或多个过孔(via)来导电地耦合每一层。

图1A描述了现有技术的PROM阵列100。PROM阵列100包括使用熔 丝元件和串联的NMOS晶体管的单元。熔丝元件可以由多晶硅、金属和其 它材料制造。金属层按列将编程端VCCFHV耦合到存储单元的漏极端，并 且将VSS(也叫做地)耦合到存储单元的源极端。

图1B描述了在现有技术中，使用金属层将单元的源极端连接到编程电 压端的方式的简化的例子。因为使用金属层将源极端耦合到地(例如，VSS)， 所以PROM阵列100会具有行相关性，这使得与更靠近VSS的存储单元相 比，离VSS较远的存储单元会工作欠佳。

图1C描述行相关的例子，由于行相关，在相同列中的不同存储单元的 源极端处的电压不同。为了接通存储单元中的晶体管，栅极电压比源极电 压高出的值必须至少达到晶体管的阈值电压。由于存在沿着路径150的寄 生电阻，所以在行33中的单元的源极电压VS1比在行0中的单元的源极电 压VS2高。由于在行0中的单元的较低的源极电压VS2，在行0中的单元 可以正确地工作。然而，较高的源极端电压VS1引起反向本体偏压(reverse body bias)，其导致更高的器件阈值电压，因此，通过行33中的单元的NMOS 晶体管的编程电流比通过行0中的要小。通过单元的低电流可能无法对单 元的熔丝进行编程。因此，在单元的读取期间，读出放大器可能无法检测 到熔丝的编程状态，由此，降低了熔丝的成品率(yield)。