[发明专利]非隔离DC/DC控制电路及转换器无效

专利信息
申请号: 200910161003.2 申请日: 2009-07-27
公开(公告)号: CN101599696A 公开(公告)日: 2009-12-09
发明(设计)人: 陈林峰 申请(专利权)人: 福建星网锐捷网络有限公司
主分类号: H02M3/155 分类号: H02M3/155
代理公司: 北京同达信恒知识产权代理有限公司 代理人: 黄志华
地址: 350015福建省福*** 国省代码: 福建;35
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 隔离 dc 控制电路 转换器
【说明书】:

技术领域

发明涉及电子器件控制领域,尤其涉及一种非隔离DC(Direct Current)/DC(Direct Current)控制电路及其提供逻辑控制信号的时序控制方法,及非隔离DC(Direct Current)/DC(Direct Current)转换器。 

背景技术

金属氧化层半导体场效晶体管(Metal Oxide Semiconductor Field-EfiectTransistor,MOSFET)简称金氧半场效晶体管,是一种可以广泛使用在类比电路与数位电路的场效晶体管(field-effect transistor)。MOSFET依照其“通道”的极性不同,可分为N型与P型的MOSFET,通常又称为NMOS与PMOS。 

非隔离DC(Direct Current)/DC(Direct Current)转换器是一种将某种直流电压DC转换成另外一种直流电压DC的电路。在非隔离DC/DC转换器中应用比较广泛的是NMOS,如图1所示,非隔离DC/DC转换器包括依次连接的内部控制逻辑单元101、驱动单元102、转换单元103、输出单元104,其中内部控制逻辑单元101用于提供逻辑控制信号,驱动单元102根据所述逻辑控制信号为转换单元103提供驱动信号,所述转换单元103在驱动信号的驱动下将输入直流电压转换为输出直流电压,将经DC/DC转换后得到的输出直流电压输入到输出单元104。 

如图2所示为传统的非隔离DC/DC转换器示意图,转换单元采用串联连接的NMOS器件Q1和Q2,驱动单元102包括为Q1提供驱动信号的第一驱动单元1021和为Q2提供驱动信号的第二驱动单元1022,A1、A2和A3分别为Q1的源极、漏极和栅极,B1、B2和B3分别为Q2的源极、漏极和栅极。如果在栅极和漏极之间施加一定的正向电压,源极和漏极之间的电阻就会接近于 0,此时,NMOS器件处于开通状态;反之,如果不施加这个正向电压,源极和漏极之间的电阻就会接近于无穷大,此时,NMOS器件处于关断状态。因此,NMOS具备开关特性。本文又将NMOS器件Q1和Q2分别称为开关管Q1和Q2。输出单元为并联连接在Q2两端,包括串联连接的电感元件L和电容元件C,电容元件C的两端接入负载。 

对非隔离DC/DC转换器的控制的非隔离DC/DC控制电路包括内部控制逻辑单元101和驱动单元102,由内部控制逻辑单元101提供逻辑控制信号到第一驱动单元1021和第二驱动单元1022,第一驱动单元1021根据逻辑控制信号提供第一驱动信号到开关管Q1,第二驱动单元1022根据逻辑控制信号提供第二驱动信号到开关管Q2,进而控制开关管Q1和Q2的开通和关断。图中反馈到第一驱动单元1021的虚线部分表示第一驱动单元1021采用的基准电压。图中反馈到第二驱动单元1022的虚线部分表示第二驱动单元1022采用的基准电压。Q1的源极电压和Q2的漏极电压反馈到内部控制逻辑单元101供其提供逻辑控制信号时作参考。同时,对输出的直流电压进行采样并电压反馈单元反馈到内部控制逻辑单元101,将采样输出直流电压与内部参考比较,然后通过控制第一驱动单元1021和第二驱动单元1022输出有效驱动信号的时间长短来调整开关管开通和关断的时间长短,实现输出直流电压的调整。 

通常第一驱动单元1021输出的第一驱动信号和第二驱动单元1022输出的第二驱动信号不会同时有效,一般第一驱动信号有效时,第二驱动信号为无效;第二驱动信号有效时,第一驱动信号为无效。本文所述驱动信号有效是指在此驱动信号的驱动下开关管栅极和漏极之间达到正向电压而使其处于开通状态,本文所述无效是指在此驱动信号的驱动下开关管栅极和漏极之间达不到正向电压而使其处于关断状态。从第一驱动信号有效结束到第二驱动信号有效开始,或者第二驱动信号有效结束到第一驱动信号有效开始的时间差称为死区时间,如图3中的t1,又可以称为MOSFET开关时间。由于输出单元中一般连接有储能元件如电感、电容,在其中一个MOSFET关断的情况下,由于电感 中的电流不能立刻改变,因此电感中电流的变化会产生压降,导致回流,设置死区时间的目的是保证在其中一个MOSFET关断的情况下,使另一MOSFET的源极和漏极压差逐渐趋于零后才开通,否则可能导致烧坏电路。通常,MOSFET的开通时间(如图3中的t3)比开通时间(如图3中的t3)与关断时间(如图3中的t2)之和称为占空比。 

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于福建星网锐捷网络有限公司,未经福建星网锐捷网络有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200910161003.2/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top