[发明专利]晶片结构及晶片处理方法

说明书

技术领域

本发明是关于一种晶片结构及其晶片处理方法，特别是关于一种切割晶片时，避免于切割过程中测试用或对位用的金属垫所产生的残渣对晶片造成损伤的晶片结构及其处理方法。

背景技术

在集成电路的高度发展下，集成电路后段工序亦扮演相当重要的角色。通常，当晶片上各芯片的集成电路布局完成后，便交由下游的封装厂进行晶片切割，而晶片切割过程对芯片的工作效能及良率便造成决定性的影响。

具体而言，晶片上的多个芯片(die)是以阵列方式排列，而各芯片间的相邻区域定义出一切割道(scribe line)，此切割道上设有一些金属垫，用于测试各层布线的电性抑或各图层的对位。由于这些金属垫是由金属材料所制成，而晶片的基底材料是硅，两种材料的挠性有很大的不同，故自晶片的切割道切割出多个芯片时，可能产生金属残渣或硅渣飞溅的问题。

飞溅起的金属残渣或硅渣可能会落至已完成电路布局的芯片上，使得溅上金属残渣的芯片易于随后的封装工序中，造成漏电流(leakage current)或短路的问题；更甚者，由于飞溅起的金属残渣或硅渣落至芯片上时所造成的应力过大，以致对芯片表面及保护层造成刮伤，并产生电性异常等问题，严重影响芯片良率。此外，切割刀宽度若小于金属垫宽度，于切割后仍会有部分金属垫残留，此残留的金属垫可能会翻转掀起而接触到相邻芯片，同样会影响后续封装并造成电性短路。再者，为了提高晶片上可利用的芯片数，常会尽可能减缩切割道宽度，藉以排列入更多的芯片。当切割道宽度缩小至60至65微米甚至更小时，切割晶片即容易造成芯片崩裂等风险。

有鉴于此，如何在切割晶片过程中时，避免产生残渣而对晶片上已完成电路布局的芯片造成损伤或短路，并提升芯片的良率，这是此一业界日益重视的问题。

发明内容

本发明的目的在于提供一种晶片结构及晶片处理方法，可避免产生残渣而对晶片上已完成电路布局的芯片造成损伤或短路，并提升芯片的良率。

根据本发明一方面提供一种晶片结构，其包含多个芯片、多个金属垫、一保护层及一绝缘层。芯片呈阵列排列，各芯片间的相邻区域定义为一切割道，金属垫形成于切割道上，保护层则形成于芯片与切割道上并覆盖金属垫，绝缘层形成于切割道的保护层上，并至少局部覆盖金属垫。

根据本发明的另一方面提供一种晶片处理方法，其包含下列步骤：(a)提供一晶片，晶片具有多个芯片，呈阵列排列，各芯片间的相邻区域定义为一切割道，该切割道上具有多个金属垫，而这些芯片与该切割道上形成有一保护层以覆盖这些金属垫；(b)形成一绝缘层于切割道的保护层上，绝缘层至少局部覆盖金属垫；(c)沿切割道切割晶片以形成多个单独的芯片，并至少局部移除金属垫。

根据本发明的又一方面提供另一种晶片结构，其包含多个芯片、多个金属垫、一保护层及一绝缘层。芯片呈阵列排列，各芯片间的相邻区域定义为一切割道，自切割道的一表面至各芯片的一上表面间的各芯片的一侧表面界定出一垂直壁。金属垫形成于切割道上，保护层形成于芯片与切割道上，并覆盖金属垫。绝缘层形成于切割道的保护层上，绝缘层是位于金属垫与芯片之间，并至少覆盖各芯片的垂直壁。

根据本发明的再一方面提供另一种晶片处理方法，其包含下列步骤：(a)提供一晶片，晶片具有多个芯片，呈阵列排列，各芯片间的相邻区域定义为一切割道，自切割道的一表面至各芯片的一上表面间的各芯片的一侧表面界定出一垂直壁，该切割道上具有多个金属垫，而这些芯片与该切割道上形成有一保护层以覆盖这些金属垫；(b)形成一绝缘层于切割道的保护层上，绝缘层是位于金属垫与芯片之间，并至少覆盖各芯片的垂直壁；(c)沿切割道切割晶片以形成多个单独的芯片，并至少局部移除金属垫。

综上所述，采用本发明的晶片结构及其晶片处理方法，以绝缘层覆盖金属垫，可避免切割晶片后残留的金属垫翻转掀起而接触到芯片，也可减少任何金属或硅残渣飞溅至芯片上对已完成电路布局的芯片造成损伤或产生短路，或以绝缘层覆盖芯片的侧边，如此即便残留的金属垫翻转接触到芯片，亦可通过绝缘层防止短路或漏电流的产生，因此能提升芯片的良率。更甚者，本发明的各种晶片结构及其晶片处理方法亦可应用于更狭小的切割道以进行晶片切割。

附图说明

在参阅附图及随后描述的实施方式后，所属技术领域具有通常知识者便可了解本发明的其它目的、优点以及本发明的技术手段及实施态样，其中：

图1是本发明第一实施例的晶片结构的俯视图；

图2是本发明第一实施例的晶片结构的局部俯视图；

图3是沿图2线段AB剖面的纵向剖面图；