[发明专利]横向扩散金属氧化物半导体场效应晶体管结构

说明书

技术领域

本发明涉及一种横向扩散金属氧化物半导体场效应晶体管结构，尤其涉及一种P-型衬底与N型外延层被N+型埋层隔离开的金属氧化物半导体场效应晶体管结构。

背景技术

随着半导体产业的发展，高功率组件经常被应用在许多电力电子方面，其中横向扩散金属氧化物半导体场效应晶体管(Lateral Diffused MOSFET，LDMOS)由于更容易与互补型金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)制程兼容而被广泛采用。

参阅图1，现有技术的LDMOS的示意图。如图1所示，现有技术的LDMOS1包括P-型衬底(substrate)10、P+型埋层(B/L，buried layer)12、N型外延层(EPI，epitaxial layer)30、P型阱(well)40、N型阱50、漏极区、源极区以及本体区(body area)，其中P+型埋层12位于P-型衬底10与P型阱40之间，而N型外延层30位于P-型衬底10之上。

N型阱50在N型外延层30中，漏极区位于N型阱50之上，且漏极区包括高压N型漏极层62与N+型漏极层64，其中N+型漏极层64在高压N型层62之上，而N+型漏极层64连接复数个漏极端D。

源极区以及本体区位于P型阱40中。源极区包括高压N型源极层72与N+型源极层74，其中N+型源极层74在高压N型源极层72之上，而N+型源极层74连接复数个源极端S。本体区包括P+型本体接触层(body contact layer)82，且连接复数个本体端B。

LDMOS 1还包括厚氧化层隔离区92与P型底部隔离层94，以避免厚氧化层隔离区92上方的高电压连接线(未显示)意外导通P型底部隔离层94底下的N型外延层30。

LDMOS 1还包括保护层110，覆盖漏极区、源极区、本体区以及厚氧化层隔离区92，用以提供保护作用。

一般LDMOS在导通时，漏极端D连接高电压，比如600V，而源极端S接地，本体端B施加超过该LDMOS 1的临界电压的正电压，以导通该LDMOS1，并使大电流由漏极端D流向源极端S。因此，漏极端D至源极端S的导通电阻Ron需愈小愈好，使得LDMOS的奥姆消耗功率愈低，以减轻LDMOS的温度上升，提高组件的使用寿限以及可靠度。复数个漏极端D可增加有效通道宽度，是降低导通电阻的常用作法。此外，也可缩短漏极区与源极区的相隔距离，以达到降低导通电阻的目的，不过会有降低崩溃电压的负面作用。

LDMOS 1在关闭时，漏极端D连接高电压(600V)，而源极端S与本体端B接地，以关闭该LDMOS 1，此时与漏极端D相连的连接线(未显示)具有600V的高电压，会导致LDMOS 1的漏极区与源极区之间发生崩溃，而使LDMOS1失效，甚至造成永久性损坏。虽然厚氧化层隔离区92可提高保护作用，但是保护效果仍然十分有限，因此需要一种能确保不会发生PN结崩溃的LDMOS结构。

发明内容

本发明的主要目的在提供一种横向扩散金属氧化物半导体场效应晶体管结构，包括P-型衬底、N+型埋层、N型外延层、P型阱、N型阱、漏极区、源极区以及本体区，其中N+型埋层位于P型衬底与N型外延层之间，P型阱接触N+型埋层，源极区与本体区位于P型阱，N型阱位于N型外延层中，漏极区位于N型阱内，N+型埋层隔离开P型衬底与N型外延层，以提高与P型衬底的PN结崩溃电压，确保在组件操作时，由漏极区连接出来的高电压连接线不会造成PN结崩溃。因此，本发明可解决上述现有技术的问题，提高半导体组件的可靠度。

附图说明

图1为现有技术的LDMOS的示意图；

图2为本发明LDMOS结构的示意图。

主要组件符号说明

1 LDMOS

2 LDMOS

10 P-型衬底

12 P+型埋层

20 N+型埋层

30 N型外延层

40 P型阱

42 P型层

50 N型阱

62 高压N型漏极层

64 N+型漏极层

72 高压N型源极层

74 N+型源极层

82 P+型本体接触层

92 厚氧化层隔离区

94 P型底部隔离层

100 N型阱防护环

102 防护环端

110 保护层

B  本体端

D  漏极端

S  源极端

具体实施方式