[发明专利]集成电路封装结构及封装方法

说明书

技术领域

本发明涉及一种集成电路封装结构及封装方法，特别是涉及一种可以降低集成电路封装厚度的集成电路封装结构及其封装方法。

背景技术

随着电子元件技术的发展，集成电路(integrated circuit)已取代晶体管及真空管等用以传递电子信号或作运算用途的电子零件，使得电子产品，如电视、收音机可比较数十年前的产品相对轻薄短小。然而，集成电路芯片需经由封装(package)的方式，以固定及电性连接于电路基板上，以防潮湿水气的侵袭。

现有习知技艺的集成电路芯片的封装技术，其藉由将一个或多个芯片连接至一印刷电路板(printed circuit board，PCB)或印刷电路卡(printedcircuit card)等基板上。而芯片可以多种方式连接基板。常见的连接方式如打金线式(wire bonding)，藉由芯片元件处到基板连接点的极细微金线作电性连接。另外一种则是覆晶(flip chip)的方式，以锡块(solder bump)作为芯片的实体接触及电性连接。

由于消费者对于电子产品的功能要求也日渐增多，因此如何突破半导体制造与集成电路设计的技术，以制造功能更为强大的高频芯片，显然已成为当今研究上的重要课题。然而，对于采用高频芯片的半导体封装件而言，其运作过程中往往具有极为严重的电磁波问题，这是由于高频芯片进行运算或传输时往往会产生很强的电磁波，而此电磁波则透过封装胶体传达至外界，造成周围电子装置的电磁干扰(electronic magneticinterference，EMI)问题，同时也可能降低封装件的电性品质与散热效能，形成高频半导体封装件的一大问题。

一般现有习知的解决方式为用一金属壳体11覆盖于封装件12上，并将金属壳体11接地或与电路基板13电性连接，以解决电磁干扰的问题，如图1所示，图1是现有习知技艺的抗电磁波干扰芯片封装结构的示意图。然而，受限于制造工艺技术的限制，目前金属壳体11的厚度仅能控制于0.2毫米(mm)左右，而无法进一步将其薄形化。此外，金属壳体11需以冲切(punch)、压制(press)或模造(molding)成形的方式制作以完全吻合电路基板13。再者，金属壳体接地的接置方式，多半需以人工方式完成，难以进行自动化量产，而不符合封装技术轻型化、低成本、高量产等发展趋势，实为高频芯片封装上的障碍。

此外，也有相关从业人员开发出利用导电漆(conductive coatingmaterial)或真空溅镀(vapor deposition)的方式，在封装件上设置一层电磁波遮蔽结构。然而，导电漆不但价格昂贵，且易受温度、湿度等影响而脱落。而真空溅镀受限于目前技术的限制，其所形成的金属薄膜厚度过薄(约1-5μm)，无法有效发挥电磁波遮蔽的功能。再者，虽然也有从业人员开发出利用电镀的方式制作电磁防护层，然而其需利用酸性液体，如硫酸作为电解液，而属于湿式处理工艺(wet process)，易产生对人体有害物质，而无法符合日益严密的环保规范。此外，由于酸性电解液易腐蚀芯片封装层，会导致生产良率下降。

由此可见，上述现有的集成电路封装结构及封装方法在产品结构、方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的集成电路封装结构及封装方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

发明内容

本发明的目的在于，克服现有的集成电路封装结构及封装方法存在的缺陷，而提供一种新的集成电路封装结构及封装方法，所要解决的技术问题是使其解决现有习知技艺的集成电路封装结构厚度无法有效降低的问题，以应用于日益轻薄短小的电子产品中，非常适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种集成电路封装结构，包含：一电路基板；一封装件，是设置于该电路基板上；一黏着层，是附着于该封装件的外侧；以及一金属薄膜，是贴附于该黏着层上，该金属薄膜是连接该电路基板。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的集成电路封装结构，其中所述的金属薄膜是以一膜内装饰(in-mold-decoration，IMD)成形方式或一压差吸附贴合方式贴附于该黏着层上。

前述的集成电路封装结构，其中所述的金属薄膜为一铜箔或一铝箔。