[发明专利]半导体器件及其制造方法

说明书

相关申请的交叉引用

包括说明书、附图和说明书摘要的于2008年5月30日提交的 日本专利申请第2008-142534号的公开内容通过整体引用结合于此。

技术领域

本发明涉及一种具有存储器器件如MTJ(磁隧道结)器件的半 导体器件和一种用于制造该半导体器件的方法。

背景技术

MRAM是用以通过使用存储器器件中的磁物质并且控制磁物 质中的磁化定向来存储数据的存储器、即用以通过在电子的自旋中 存储信息来保持数据的存储器，并且电路被构造成可随机存取。有 作为MRAM中所用存储器器件的MTJ器件。这里，术语“MTJ器件” 在说明书中用作为包括TMR(隧道磁电阻)器件的概念。

MTJ器件一般被制造成电耦合到作为形成于MTJ器件上方的 传导层的上布线。具有上布线的结构及其制造方法的例子是在日本 待审专利公开号2007-53315中公开的磁存储器器件及其制造方法。

发明内容

如上所言，MRAM使用磁材料作为存储器器件(MTJ器件)。 从磁材料的磁性质中的热阻观点来看需要在低温施加在形成MTJ器 件之后的布线工艺。因而，希望在低温工艺中形成上布线如Cu布线。

然而顾虑的是在低温形成Cu布线(上布线)受到类似地在低 温形成于Cu布线上方的层间电介质膜的质量脆弱等的影响并且影 响上布线的可靠性。

已经设计本发明以便解决上述问题(顾虑)，而本发明的一个 目的在于获得这样一种半导体器件和用于制造该半导体器件的方 法，该半导体器件允许形成可靠性高的上布线而对用于MTJ器件的 磁材料的性质无有害影响。

在根据本发明的一个实施例中，形成于MTJ器件部分之上并 且形成于包层上方的氮化硅膜由包括拉伸应力氮化硅膜和压缩应力 氮化硅膜的分层结构构成，该包层构成电耦合到MTJ器件部分的上 布线部分。

根据实施例，由于可以通过相对低功率的制造方法来形成拉伸 应力氮化硅膜和压缩应力氮化硅膜两者，所以通过使对MTJ器件部 分的破坏最小化来防止对MTJ器件部分中的磁膜性质的不利影响。

此外，由于压缩应力氮化硅膜具有提高上布线部分的可靠性的 功能，所以可以表现出提高上布线部分的可靠性的效果。

附图说明

图1是示出根据本发明第一实施例的MRAM中的MTJ器件部 分的平面结构的平面图。

图2是示出根据第一实施例的MRAM的制造方法的截面图。

图3是示出根据第一实施例的MRAM的制造方法的截面图。

图4是示出根据第一实施例的MRAM的制造方法的截面图。

图5是示出根据第一实施例的MRAM的制造方法的截面图。

图6是示出根据第一实施例的MRAM的制造方法的截面图。

图7是示出根据第一实施例的MRAM的制造方法的截面图。

图8是示出根据第一实施例的MRAM的制造方法的截面图。

图9是示出根据第一实施例的MRAM的制造方法的截面图。

图10是示出根据第一实施例的MRAM的制造方法的截面图。

图11是示出根据第一实施例的MRAM的制造方法的截面图。

图12是示出根据第一实施例的MRAM的制造方法的截面图。

图13是示出根据第一实施例的MRAM的制造方法的截面图。

图14是示出根据第一实施例的MRAM的制造方法的截面图。

图15是示出根据第一实施例的MRAM的制造方法的截面图。

图16是示出根据第一实施例的MRAM的制造方法的截面图。

图17是示出根据第一实施例的MRAM的制造方法的截面图。

图18是示出根据第一实施例的MRAM的制造方法的截面图。

图19是示出根据第一实施例的MRAM的制造方法的截面图。

图20是示出根据第一实施例的MRAM的制造方法的截面图。

图21是示出根据第一实施例的包括布线结构的存储器单元部 分的平面结构的平面图。

图22(a)至22(c)是示出根据第一实施例的MRAM的制造方法 的截面图。

图23(a)至23(c)是示出根据第一实施例的MRAM的制造方法 的截面图。