[发明专利]晶体管、半导体器件和制造晶体管、半导体器件的方法

说明书

技术领域

一个或多个示例实施例涉及半导体器件。例如，一个或多个示例实施例 提供了薄膜晶体管(TFT)、包括一个或多个薄膜晶体管(TFT)的半导体器件及 制造薄膜晶体管和半导体器件的方法。

背景技术

薄膜晶体管(TFT)用作诸如液晶显示装置(LCD)和有机发光显示装置 (OLED)的平板显示装置中的开关器件和驱动器件。TFT的性能受电荷载流子 行进所穿过的沟道层的材料和状态的影响。

通常，传统的或现有技术的平板显示装置包括非晶硅TFT或多晶硅TFT。 非晶硅TFT具有由非晶硅形成的沟道层，而多晶硅TFT具有由多晶硅形成的 沟道层。

非晶硅TFT的电荷迁移率较低，为大约0.5cm²/Vs。因此，要提高这种 现有技术的平板显示装置的操作速度比较困难。此外，非晶硅TFT通常具有 底栅结构。在底栅结构中，源极的一部分和漏极的一部分与栅极的一部分叠 置。结果，寄生电容增大，从而降低了TFT的操作速度。但是，需要有这些 叠置部分，因此，要按比例缩小使用底栅TFT的装置是较为困难的。

制造多晶硅TFT需要结晶、杂质注入和活化(activation)。因此，与非晶 硅TFT相比，制造工艺较为复杂，且制造成本较高。此外，因为多晶硅层的 晶体颗粒的大小不规则，所以随着显示装置尺寸增大，图像品质变差。因此， 多晶硅TFT被限制性地在用在小尺寸显示装置中。

发明内容

一个或多个示例实施例提供了包括作为沟道层的氧化物半导体层的晶体 管及包括至少一个晶体管的半导体器件。

一个或多个示例实施例包括制造晶体管和半导体器件的方法。

至少一个示例实施例提供了一种包括至少一个晶体管的半导体器件。晶 体管包括形成在基底上的氧化物半导体层。氧化物半导体层具有源极区、漏 极区以及位于源极区和漏极区之间的沟道区。晶体管还包括叠层结构，该叠 层结构包括堆叠在沟道区上的栅极绝缘层和栅电极。

根据至少一些示例实施例，源极区和漏极区可以是等离子体处理过的。 源极区和漏极区中的每个可以包括具有不同传导率的至少两个区域。所述两 个区域中的第一个的传导率可以比所述两个区域中的第二个的传导率小。所 述两个区域中的具有较小传导率的第一个可以与所述沟道区相邻地形成。

根据至少一些示例实施例，半导体器件还可以包括形成在叠层结构的每 个侧壁处的绝缘隔离件。所述两个区域中的具有较小传导率的第一个可以设 置在每个绝缘隔离件的下方。半导体器件还可以包括设置在沟道区的下方的 底栅电极。

根据至少一些示例实施例，氧化物半导体层可以具有包括至少两层的多 层结构。例如，所述多层结构可以是第一层和第二层顺序地堆叠的双层结构。 可选择地，所述多层结构可以包括至少三层。第一层可以包含ZnO基氧化物。 第二层可以包含：氧化铟锌(IZO)、氧化铟锡(ITO)、氧化铝锌(AZO)、氧化镓 锌(GZO)中的至少一种；包括前述氧化物中的至少一种的混合物；或者电导 率比所述第一层的电导率大的氧化物。

至少一个示例实施例提供了一种包括至少两个晶体管的半导体器件。第 一晶体管包括形成在基底上的第一氧化物半导体层。第一氧化物半导体层具 有第一源极区、第一漏极区以及位于第一源极区和第一漏极区之间的第一沟 道区。第一晶体管还包括第一叠层结构，所述第一叠层结构包括顺序堆叠在 第一沟道区上的第一栅极绝缘层和第一栅电极。

至少两个晶体管中的第二个可以包括第二氧化物半导体层，其中，第二 氧化物半导体层具有第二源极区、第二漏极区以及位于第二源极区和第二漏 极区之间的第二沟道区。第二晶体管还可以包括第二叠层结构，所述第二叠 层结构包括顺序堆叠在第二沟道区上的第二栅极绝缘层和第二栅电极。

根据至少一些示例实施例，第二源极区和第二漏极区可以是等离子体处 理过的。第二氧化物半导体层的类型可以与第一氧化物半导体层类型相同或 不同。当第一氧化物半导体层和第二氧化物半导体层是不同的类型时，可以 在基底和第二晶体管之间设置有绝缘层，并且第一氧化物半导体层和第二氧 化物半导体层可以设置在不同的层上。