[发明专利]用于制造外延半导体晶片的方法

说明书

技术领域

本发明涉及用于制造具有通过化学气相沉积(CVD)涂布的正面的 半导体晶片的方法。

背景技术

在化学气相沉积中，尤其是在已抛光的半导体晶片上沉积外延层时， 特别是可能产生两种现象，它们已知为术语“自动掺杂”和“光晕(halo)”。

在“自动掺杂”时，掺杂剂从半导体晶片的背面经由气相进入沉积 气体中，该沉积气体被引导至半导体晶片的正面上方。掺杂剂接着主要 在半导体晶片正面的边缘区域内被引入外延层中，并由此导致外延层电 阻率非期望的或多或少明显的径向波动。

“光晕”是指散射光效应，其是由半导体晶片背面上的散射光线的 结构产生的，并且在用准直光束照射半导体晶片背面时变得可见。该结 构标记半导体晶片背面的表面上的过渡部分，在此具有本征氧化物层的 区域与不存在或者不再存在该氧化物层的区域相邻接。若在真正的外延 沉积之前于氢气氛中预处理(预焙“pre-bake”)期间不完全地去除本征 氧化物层，则产生该过渡部分。用于量化该效应的一种可能性在于，散 射光测量模糊现象(浑浊，不透明)，例如利用KLA Tencor公司的SP1 型光散射测量装置，在所谓的DNN(“暗场窄法向，DarkField Narrow Normal”)或DWN(“暗场宽法向，DarkField Wide Normal”)通道中。

为了避免“自动掺杂”的问题，US 6,129,047建议在支撑半导体晶 片的基座凹坑(“pocket”)的底部设置狭缝，该狭缝设置在底部的外边缘。 从半导体晶片的背面扩散出的掺杂剂可以被吹扫气从该反应器去除，该 吹扫气通过基座中的狭缝引导至晶片背面上，而不会预先到达半导体晶 片的正面。

根据US 6,596,095 B2，为了相同的目的，在基座的整个底部存在小 孔。在此也通过引导吹扫气经过而运走由半导体晶片背面扩散出的掺杂 剂。这些措施对于避免形成“光晕”也是有效的，因为这些措施促进本 征氧化物层的去除，在消除本征氧化物时产生的气态反应产物同样通过 底部中的孔及流过的吹扫气运出。

DE 103 28 842公开了一种具有孔隙率至少为15％且密度为0.5至 1.5g/cm³的透气性结构的基座。通过使用该多孔基座，在消除本征氧化 物层时于预处理期间形成的气态反应产物以及由待涂布的半导体晶片扩 散出的掺杂剂可以通过基座的孔漏出至基座的背面，被吹扫气流吸收， 并从反应器排出。使用所述基座还避免了在具有孔的基座的情况下于半 导体晶片背面上产生的非期望的纳米形貌效应。基座中的孔影响待涂布 的半导体晶片的正面和背面上的温度场，这导致局部不同的沉积速率， 并最终导致所述的纳米形貌效应。术语“纳米形貌”是指在0.5mm至 10mm的横向区域上测得的纳米范围内的高度起伏。

半导体晶片外延涂布时的另一个问题是在经外延涂布的半导体晶片 内会导致位错和滑移的应力。

还已知许多用于识别半导体晶片内的滑移的方法：一方面在准直光 线下通过视觉观察，利用用于观察半导体晶片表面的装置，或者还利用 适合于测定纳米形貌的装置。

但是，在此方面最灵敏的方法是SIRD(扫描红外去极化，Scanning Infrared Depolarization)，因为利用SIRD不仅可以检测滑移，而且还可 测量光弹应力。用于识别应力场、滑移、滑移线、外延缺陷的SIRD法 是基于诱导光学双折射，例如US 6,825,487所述。

可以避免经外延涂布的半导体晶片内的热诱导应力，条件是在半导 体晶片外延涂布时，在氢气氛中的预处理步骤(焙烤)中，在添加氯化 氢至氢气氛中(HCl蚀刻)及在真正的涂布步骤中，降低温度。

但是，更低的涂布温度导致产生更多非期望的晶体缺陷，如堆垛层 错或典型的外延缺陷，它们已知为术语“小丘(hillocks)”、“隆起 (mounds)”或“小坑(pits)”。在非常低的温度下，甚至会发生多晶生 长。另一个缺点是经外延涂布的层的边缘下降现象(Edge Roll-off)恶化 以及半导体晶片的局部平坦度的恶化(几何形状，SFQR)。此外，随着 沉积温度的降低生长速率下降，这使该方法变得更不经济。

因此，降低预处理温度和沉积温度由于与此相关的缺点而是根本无 法接受的。