[发明专利]凹穴芯片封装结构及使用其的层叠封装结构

说明书

技术领域

本发明是关于一种半导体芯片的封装结构，特别是关于一种凹穴芯片封装结构及使用凹穴芯片封装结构的层叠封装结构。

背景技术

多芯片模组化封装技术是将两个或两个以上的半导体芯片组合在单一封装结构中，借由此多芯片封装成单一封装结构的技术，不仅可缩减原有集成电路封装后的所占体积，促进高性能电子产品的移动性，并可因多芯片封装结构可减少芯片间连接线路的长度、降低信号延迟以及存取时间而提升电性功能。

然而，传统的多芯片模组封装是于一平面基板，将多芯片模组封装成一厚的封装体。多芯片模组的封装技术可包含如：打线封装技术(wire bondingtechnology)、倒装芯片封装技术(flip chip bonding technology)及直通硅晶穿孔封装技术(through silicon via bonding technology)等。虽然多芯片模组的结构可将原本个别独立的芯片所需的体积加以减缩，可是堆叠的多芯片仍因具有突出的厚度而使利用多芯片模组让体积缩小的成效受限，造成发展高性能的可携式电子装置的困扰。

另外，多芯片模组可运用前述封装技术进行封装，也可混用前述封装技术进行封装。例如，多芯片模组中，部份芯片可利用直通硅晶穿孔封装技术，然后，再将其他的芯片以堆叠的方式，利用打线封装技术进行封装。然，以直通硅晶穿孔封装技术封装的多个芯片将使堆叠于其上、利用打线封装技术进行封装的芯片的电路连接路径增长，而影响多芯片模组的信号传递品质。

鉴于上述的问题，需要针对多芯片模组的封装技术，开发出能更进一步缩小体积且不会造成信号传递不良的封装结构。

发明内容

本发明揭示一种凹穴芯片封装结构，其能使多芯片模组更进一步缩小封装后的体积，并能减少导线信号传递路径而使其保持信号传输品质。

本发明的凹穴芯片封装结构的第一实施例包含多个第一芯片、一基板以及多个连接点。各该第一芯片包含多个通孔、填充于该多个通孔内的多个导通柱及配置各该导通柱两端面的多个第一接垫，并且两相邻该第一芯片的该多个第一接垫是相互电性导接。该基板包含一第一表面及一相对于该第一表面的第二表面，其中该第一表面具有至少一凹穴。该些连接点设于该第一表面及该凹穴的底部中至少一者的表面，其中该多个第一芯片中一者与该多个连接点是借由该多个第一接垫而电性相连。

本发明的层叠封装结构的第一实施例包含一具有前述第一实施例的凹穴芯片封装结构的第一封装元件及一第二封装元件。第一封装元件中另包含设于该第一封装元件内的基板的第二表面上的多个第二焊垫及分别设于该多个第二焊垫上的多个第二金属导电料，而第二封装元件是固定于该多个第二金属导电料，并和第一封装元件电性相连。

本发明的凹穴芯片封装结构的第二实施例包含多个第一芯片、一第二芯片、一基板以及多个连接点。各该第一芯片包含多个通孔、填充于该多个通孔内的多个导通柱及配置于各该导通柱两端面的多个第一接垫，并且两相邻该第一芯片的该多个第一接垫是相互电性导接。该第二芯片，包含一第二有源面、一第二背面和设于该第二有源面上的多个第二焊垫。基板包含一第一表面及一相对于该第一表面的第二表面，其中该第一表面具有一凹穴及围绕于该凹穴的至少一个阶梯表面，该多个第一芯片是堆叠配置于该凹穴内。该些连接点设于该第一表面、该凹穴的底部及该阶梯表面中至少一者的表面，其中该多个第二焊垫与该阶梯表面的该多个连接点系电性相连。

本发明的层叠封装结构的第二实施例包含一具有前述第二实施例的凹穴芯片封装结构的第一封装元件及一第二封装元件。第一封装元件中另包含设于该第一封装元件内的基板的第二表面上的多个第二焊垫及分别设于该多个第二焊垫上的多个第二金属导电料，而第二封装元件是固定于该多个第二金属导电料，并和第一封装元件电性相连。

本发明的凹穴芯片封装结构的第三实施例包含多个第一芯片、多个第二芯片、一基板以及多个连接点。各该第一芯片包含多个通孔、填充于该多个通孔内的多个导通柱及配置于各该导通柱两端面的多个第一接垫，并且两相邻该第一芯片的该多个第一接垫是相互电性导接。各该第二芯片包含多个第二通孔、填充于该多个第二通孔内的多个第二导通柱及配置于各该导通柱两端面的多个第二接垫，并且两相邻该第二芯片的该多个第二接垫是相互电性导接。基板包含一第一表面及一相对于该第一表面的第二表面，其中该第一表面具有至少一凹穴及围绕于该凹穴的至少一个阶梯表面，该多个第一芯片是堆叠配置于该凹穴内。该些连接点设于该第一表面、该凹穴的底部及该阶梯表面中至少一者的表面，其中该多个第二芯片的一者的该第二接垫与该阶梯表面的该多个连接点是电性相连。