[发明专利]凹穴芯片封装结构及使用其的层叠封装结构

权利要求书

1.一种凹穴芯片封装结构，包含：

多个第一芯片，至少一该第一芯片包含多个通孔、填充于该多个通孔内的多个导通柱及配置于各该导通柱两端面的多个第一接垫，并且两相邻该第一芯片的该多个第一接垫是相互电性导接；

一基板，包含一第一表面及一相对于该第一表面之第二表面，其中，该第一表面具有至少一凹穴，该多个第一芯片是堆叠配置于该凹穴内；以及

多个连接点，设于该第一表面及该凹穴的底部中至少一者的表面；

其中该多个第一芯片中一者与该多个连接点是借由该多个第一接垫而电性相连。

2.根据权利要求1的凹穴芯片封装结构，其特征在于，两相邻的该第一芯片的该第一接垫可透过一导电材相互接合，其中该导电材是锡铅或无铅焊料或者其他金属复合凸块或弹性凸块。

3.根据权利要求1的凹穴芯片封装结构，其特征在于，还包含一个第二芯片及多个第一导线，其中该第二芯片包含一有源面、一背面和设于该有源面上的多个焊垫，又该背面和该多个第一芯片中一者相接合，并该多个焊垫与该多个连接点是借由该多个第一导线而彼此电性相连。

4.根据权利要求3的凹穴芯片封装结构，其特征在于，还包含一粘着层，其中该背面和该多个第一芯片中一者是借由该粘着层相接合。

5.根据权利要求1的凹穴芯片封装结构，其特征在于，还包含一个第二芯片及多个第二凸块，其中该第二芯片包含一有源面、一背面和设于该有源面上的多个焊垫，并该多个焊垫与该第一表面上的该多个连接点系借由该多个第二凸块而彼此电性相连。

6.根据权利要求2或4的凹穴芯片封装结构，其特征在于，该些芯片的组合态样可以为存储器芯片与存储器芯片的组合、存储器芯片与控制芯片的组合、存储器芯片与特殊用途集成电路ASIC芯片的组合、存储器芯片与DSP芯片的组合；其中该存储器芯片的型态可为SRAM、DRAM、Flash、Mask ROM、EPROM或者EEPROM。

7.一种层叠封装结构，包含：

一具有权利要求1至5任一项的凹穴芯片封装结构的第一封装元件，其中该第一封装元件另包含设于该基板的该第二表面上的多个第二焊垫及分别设于该多个第二焊垫上的多个第二金属导电料；以及

一第二封装元件；

其中，该第二封装元件是固定于该多个第二金属导电料，并和该第一封装元件电性相连。

8.根据权利要求7的层叠封装结构，其特征在于，该第二封装元件具有权利要求1至5任一项的凹穴芯片封装结构。

9.根据权利要求7的层叠封装结构，其特征在于，该些第一封装元件与该第二封装元件的组合态样可以为存储器芯片封装元件与存储器芯片封装元件的组合、存储器芯片封装元件与控制芯片封装元件的组合、存储器芯片封装元件与特殊用途集成电路ASIC芯片封装元件的组合、存储器芯片封装元件与DSP芯片封装元件的组合；其中该存储器芯片封装元件的型态可为SRAM、DRAM、Flash、Mask ROM、EPROM或者EEPROM。

10.一种凹穴芯片封装结构，包含：

多个第一芯片，至少一该第一芯片包含多个通孔、填充于该多个通孔内的多个导通柱及配置于各该导通柱两端面的多个第一接垫，并两相邻该第一芯片的该多个第一接垫系相互电性导接；

一第二芯片，包含一第二有源面、一第二背面和设于该第二有源面上的多个第二焊垫；

一基板，包含一第一表面及一相对于该第一表面的第二表面，其中该第一表面具有至少一凹穴及围绕于该凹穴的至少一个阶梯表面，该多个第一芯片是堆叠收容于该凹穴内；以及

多个连接点，设于该第一表面、该凹穴的底部及该阶梯表面中至少一者的表面；

其中，该多个第二焊垫与该阶梯表面的该多个连接点是电性相连。

11.根据权利要求10的凹穴芯片封装结构，其特征在于，两相邻的该第一芯片的该第一接垫可透过一导电材相互接合，其中该导电材是锡铅或无铅焊料或者其他金属复合凸块或弹性凸块。

12.根据权利要求10的凹穴芯片封装结构，其特征在于，还包含多个第二凸块，其中该多个第二焊垫与该阶梯表面的该多个连接点是借由该多个第二凸块而电性相连。