[发明专利]芯片结构、堆栈芯片封装构造以及芯片结构的制造方法

说明书

技术领域

本发明有关于一种芯片结构、堆栈芯片封装构造以及芯片结构的制造方法，更特别有关于一种具有柱脚的芯片结构、使用该具有柱脚的芯片结构所形成的堆栈芯片封装构造，以及具有柱脚的芯片结构的制造方法。

背景技术

在电子产业中，当相关的产品变得越来越小时，将集成电路封装构造的体积小型化的需求也变得越来越重要。同时，对新产品来说，高性能与低成本也变得十分重要。

为了将更多个集成电路芯片放置在单一个封装体内以缩小产品的体积时，可将芯片相互堆栈，并在芯片之间预留空间以供打线用。上述的空间可利用一层厚的有机胶或者是无机材料，例如硅、陶瓷或金属等所制成的间隙子来形成。然而，不论是经由有机胶或者是无机的间隙子来形成芯片之间的空间，均会增加工艺步骤。

参考图1，为解决上述问题，美国专利第7,242,101号提出了一种具有柱脚(pedestal)的芯片100，在矩形芯片100的背面112的四个角落，各设置有一个矩形状的柱脚122，且每一柱脚122的其中两个侧边分别与芯片100的其中两个侧边共平面。当上述芯片100堆栈在其它芯片上时，可将其柱脚122设置在下方芯片的主动面上，利用柱脚122在两芯片之间形成一空间，以供下方芯片打线用。然而，由于供打线用的焊垫(bonding pad)一般设置在芯片主动面的周缘上，当上述芯片100欲堆栈在与其面积大体上相同的芯片的正上方时，芯片100的柱脚122势必会位在下方芯片的焊垫上，因而无法对下方芯片进行打线。

有鉴于此，便有需要提出一种芯片结构，以解决上述问题。

发明内容

本发明的目的在于提供一种芯片结构，当其堆栈在另一芯片上时，不须利用间隙子或虚芯片，即能维持两芯片之间隙。

为达上述目的，本发明的芯片结构，包含有一主动面、一背面以及由背面延伸出的数个柱脚，其中各柱脚与背面的周缘相距一非零的预定距离。

本发明的另一目的在于提供一种堆栈芯片封装构造。

为达上述目的，本发明的堆栈芯片封装构造利用前述芯片结构的柱脚，堆栈在另一芯片结构的主动面上，两芯片结构的主动面并经由焊线来与承载的承载件电性连接。

本发明的又一目的在于提供一种芯片结构的制造方法。

为达上述目的，本发明的芯片结构的制造方法在晶圆的背面上沿着纵向切割道与横向切割道分别界定有第一纵向区域与第一横向区域，其中第一纵向区域与第一横向区域的宽度分别大于纵向切割道与横向切割道的宽度。在两相邻的第一纵向区域与两相邻的第一横向区域之间，界定有一矩形的第二区域，而在每一第二区域的四个角落上，各界定有一第三区域。接着，以一个双切割刀沿着纵向与横向切割道对晶圆的背面进行切割，使得晶圆背面的第一纵向区域与第一横向区域内形成有第一凹部，且晶圆被双切割刀单体化成数个芯片结构。另外，再以切割或蚀刻的方式在除了第三区域以外的第二区域内形成第二凹部，以使得第三区域相对于芯片结构的其它部分较为突出，以形成上述芯片结构的柱脚。

由于本发明的芯片结构的柱脚与背面的周缘相距一非零的预定距离，因此当本发明的芯片结构堆栈于另一芯片结构时，上方芯片结构的柱脚并不会压损设在下方芯片结构的主动面周缘上的焊垫。

为了让本发明的上述和其它目的、特征、和优点能更明显，下文特举本发明实施例，并配合附图，作详细说明如下。

附图说明

图1：为习知具有柱脚的芯片的立体图。

图2a：为本发明的具有柱脚的芯片结构的立体图。

图2b：为本发明的具有柱脚的芯片结构的剖面图。

图2c：为本发明的具有柱脚的芯片结构的底视图。

图3：为本发明的堆栈芯片封装构造的剖面图。

图4a至4d：显示本发明的芯片结构的制造方法，其中图4a为一晶圆黏贴于一胶带的上视图，图4b为图4a的剖面图。

主要组件符号说明：

100    芯片                112    背面

122    柱脚                200    芯片结构

210    主动面              220    背面

230    侧面                240    柱脚

250    区域                252    侧边

300    堆栈芯片封装构造    310    基板

320    焊线                330    焊线