[发明专利]一种集成电路

说明书

技术领域

本发明涉及集成电路领域，尤其涉及一种集成了电熔丝电路的集成电路。 

背景技术

近年来，随着半导体工艺尺寸的缩小和集成电路复杂度的提高，集成电路更容易受到工艺精度和纯度的影响。如果工艺存在偏差或者瑕疵，整个集成电路就可能无法正常工作。为了解决这个问题，越来越多集成电路设计公司把工艺厂(如台积电TSMC和台联电UMC等)提供的电熔丝(EFUSE)电路集成到集成电路中，用于修复工艺的偏差或者替换有瑕疵的电路，从而提供集成电路的良率。 

EFUSE电路由许多电熔丝单元(electronic fuse unit)组成，每个电熔丝单元可以选择性的被电流烧断。EFUSE电路广泛应用于存储器电路中，当发现存储器电路中存在缺陷单元时，相应的电熔丝单元被电流烧断，被烧断的电熔丝单元送出信号，把有缺陷的存储器单元用预备的正常存储器单元替换，保证整个存储器电路能正常工作。 

图1为一种电熔丝单元电路，包括：导电的多晶硅电溶条11；N型金属氧化物半导体晶体管12和EFUSE状态检测电路13。多晶硅电溶条11一端与电源VFS相连，另一端连接到N型金属氧化物半导体晶体管12的漏端121，N型金属氧化物半导体晶体管12的源端122接地，栅端123与烧写控制信号Vg相连，EFUSE状态检测电路13一端连接到N型金属氧化物半导体晶体管12的漏端121，另一端送出EFUSE控制信号。IC通过编程Vg电压波形来控制多晶硅电溶条11的烧断状态。当不需要烧断多晶硅电溶条11时，送出Vg＝0的烧写控制信号，这时N型金属氧化物半导体晶体管12断开，没有电流流过多晶硅电溶条11和N型金属氧化物半导体晶体管12，多晶硅电溶条11不会被 烧断。由于导电的多晶硅电溶条11与VFS相连，N型金属氧化物半导体晶体管的漏端121为低电阻态，EFUSE状态检测电路13检测到低阻态送出为“1”的EFUSE控制信号。如果需要让EFUSE状态检测电路送出为“0”的EFUSE控制信号，就必须烧断多晶硅电溶条11。其工作原理如下：先给VFS上电，使VFS电压上升到一定值，如图2的VFS电压波形；当VFS上电完成后，送出高电平的Vg信号，如图2的Vg电压波形。由于此时Vg为高电平，N型金属氧化物半导体晶体管12导通，多晶硅电溶条11因流过电流较大而迅速被烧断，多晶硅电溶条11被烧断后，送出低电平的Vg信号，VFS也不需要为高电压。此时N型金属氧化物半导体晶体管漏端121为高电阻态，EFUSE状态检测电路13检测到高阻态送出“0”的EFUSE控制信号。 

在进行烧写时，为了确保多晶硅电溶条11能有足够的功率被烧断，必须使VFS电压大于一个最低电压VL，同时为了防止VFS电压过高烧坏N型金属氧化物半导体晶体管12，VFS电压必须小于VH，如图2虚线所示。通常，VL为3.8V，VH为4.2V。另外，在不进行烧写时，VFS电压为零或者浮空，即VFS满足： 

烧写时：3.8V＜VFS＜4.2V 

不烧写时：为零或者浮空 

然而传统的集成电路供电电源电压有5v、3.3v、2.5v、1.8v或者1.2v几种，所以集成EFUSE电路的集成电路需要额外的供电电路给EFUSE电路供电。 

图3为现有技术中为集成了EFUSE电路的集成电路供电的电路示意图，它包括IC内部电路和IC外部电路。IC内部电路包括：烧写供电控制电路31、EFUSE电路32、IC供电电路33和IC的其他功能电路34；IC外部包括：电容35、EFUSE供电电路36；IC内部和外部之间的信号通过三个引脚37、38和39相连。