[发明专利]Ⅲ族氮化物单晶自立式衬底及利用该衬底制造半导体装置的方法

说明书

技术领域

本发明涉及具有低平均位错密度且抗断裂(fracture resistant)的III族氮化物单晶自立式衬底，并涉及利用所述衬底制造半导体装置的方法。

背景技术

人们正在把位错密度分布均匀且平均位错密度低的III族氮化物单晶衬底开发成为理想地适于在含发光器件和电子器件的半导体装置中应用的III族氮化物单晶自立式衬底。

例如在日本未审专利申请公布2004-193371(专利文献1)中，公开了一种平均位错密度小于1×10⁶cm^-2的并入III族氮化物半导体层的自立式衬底，具体地，是位错密度在0.12～1.5×10⁶cm^-2范围内变化的GaN膜(自立式衬底)。在日本未审专利申请公布2006-52102(专利文献2)中，同时也公开了一种平均位错密度为5×10⁷cm^-2以下的III-V族氮化物体系半导体衬底，具体地是位错密度范围为1.4±0.7×10⁶cm^-2的GaN自立式衬底。

尽管如此，为了进一步提高半导体装置性能，仍在寻求具有更低位错密度的III族氮化物单晶自立式衬底来作为半导体装置的衬底。

专利文献1：日本未审专利申请公布2004-193371

专利文献2：日本未审专利申请公布2006-52102

因此，已经尝试制造了具有更低位错密度如平均位错密度为5×10⁵cm^-2的III族氮化物单晶自立式衬底。然而，就平均位错密度为5×10⁵cm^-2的超低密度的III族氮化物单晶自立式衬底而言，已经发现位错密度分布均匀的III族氮化物单晶自立式衬底容易断裂。

发明内容

其中，本发明的目的是通过提供其平均位错密度不超过5×10⁵cm^-2且抗断裂的III族氮化物单晶自立式衬底来解决刚才所讨论的问题，并提供一种利用这类III族氮化物单晶自立式衬底来制造半导体装置的方法。

本发明为平均位错密度不超过5×10⁵cm^-2的III族氮化物单晶自立式衬底，其包括一个以上的高位错密度区域以及多个低位错密度区域，其中所述低位错密度区域的位错密度低于所述高位错密度区域的位错密度。

在本发明的III族氮化物单晶自立式衬底中，高位错密度区域的位错密度对平均位错密度的比值大得足以阻止裂纹在衬底中传播。例如，高位错密度区域的位错密度对平均位错密度的比值为2以上是可以的。所述高位错密度区域的位错密度为5×10⁵cm^-2～3×10⁶cm^-2也是可以的。同样，所述低位错密度区域的位错密度不超过1×10⁵cm^-2是可以的。

此外，本发明的III族氮化物单晶自立式衬底可以为具有六方晶系结构的衬底，其中衬底中任意选择的{1-100}面与一个以上的高位错密度区域相交。其中，所述一个以上的高位错密度区域能够形成几何图案，从所述衬底的主面来看，所述几何图案包括条纹图案、多边形格子图案、周期性排列的岛状图案或非重复性图案中的任意一种。

另外，在本发明的III族氮化物单晶自立式衬底中，主面的表面积为20cm²以上且厚度为1000μm以下是可以的。所述III族氮化物单晶自立式衬底为GaN单晶自立式衬底也是可以的。此外还有，所述III族氮化物单晶自立式衬底能够通过HVPE形成。

本发明还提供一种利用如上所述的III族氮化物单晶自立式衬底来制造半导体装置的方法。

本发明能够提供III族氮化物单晶自立式衬底，所述衬底的平均位错密度不超过5×10⁵cm^-2且抗断裂，而且本发明能够提供一种利用这类III族氮化物单晶自立式衬底来制造半导体装置的方法。

附图说明

图1为概要表示本发明的III族氮化物单晶自立式衬底的一个实例的俯视图。

图2为概要表示本发明的III族氮化物单晶自立式衬底的另一个实例的俯视图。