[发明专利]半导体器件的制造方法和湿法处理设备

说明书

本申请是2007年2月25日提交的申请号为200710005815.9、发明名称为“半导体器件的制造方法和湿法处理设备”之申请的分案申请。

本申请以日本专利申请NO.2006-046752为基础，其内容并入这里作为参考。

技术领域

本发明涉及一种半导体器件的制造方法和湿法处理设备。

背景技术

为了将具有不同电源电压(Vdd)的两种晶体管集成到一个芯片中，具有不同膜厚度的栅绝缘膜需要形成在一个且同一硅衬底上。这种栅绝缘膜是通过已知的复合氧化物(multiple oxide)技术来形成的。此后，将描述用于它的工序。首先，在两个晶体管形成区上形成具有大的膜厚度的氧化硅膜。其后，用抗蚀剂覆盖用于形成具有高Vdd的晶体管(I/O等)的晶体管形成区，并通过利用BHF等的蚀刻来去除形成在用于具有低Vdd的晶体管(核心晶体管)的晶体管形成区上的氧化硅膜。随后，去除抗蚀剂，并在用于形成低Vdd晶体管的晶体管形成区上形成具有小的膜厚度的氧化硅膜。这完成了形成具有不同膜厚度的栅绝缘膜。

近年来，根据器件的小型化，通过蚀刻去除氧化硅膜需要高均匀性和减少外来物质。为此，现在采用了利用逐片(sheet-by-sheet)方法去除氧化硅膜的技术。在逐片方法中，例如，化学溶液挤压喷嘴对着以预定转数保持并旋转的半导体衬底的正表面上的中心，并且从该喷嘴喷出化学溶液，诸如BHF。这样通过蚀刻去除了衬底的正表面上的氧化硅膜。

日本未决公开专利公布No.10-79371公开了一种通过把蚀刻剂喷射到正表面上来蚀刻衬底的正表面的湿法刻蚀处理方法，其中蚀刻剂被喷射到正表面上的同时也被喷射到衬底的背表面上。这样，蚀刻剂被喷射到衬底的正表面上的同时被喷射到背表面上，从而在背表面上产生了液流，由此借助该液流防止了蚀刻剂循环到衬底的背表面。为此，据说从衬底的正表面流动的蚀刻剂中包含的颗粒将很难贴附到衬底的表面。而且，由于借助于相同的蚀刻剂处理衬底的正表面和背表面，所以在正表面和背表面上产生的Zeta电位将是相同的电位，从而可以防止颗粒由于电位差而贴附到背表面上。

同时，在通过利用逐片方法的蚀刻来去除氧化膜时，出现了在衬底的正表面中发生诸如扩散层的挖掘(digging)或溶解(melting)等缺陷的问题，由此导致产量下降。

本发明人热心于对产生这种缺陷的原因的研究。结果，发明人发现这是由于以下原因。在通过蚀刻去除氧化膜时，衬底带电，当BHF化学溶液开始接触衬底上的特定位置(例如，中心)时，积累在衬底中的电荷立刻全部逃逸到导电的化学试剂一侧。

图10示出了由本发明人发现的导电的化学溶液BHF被提供给带电的半导体衬底1000的正表面的状态。在逐片系统的湿法处理设备中，当半导体衬底1000安装在例如用Teflon(注册商标)等构造的安装座上时，半导体衬底1000的背表面将带正电，并且相应地，半导体衬底1000的正表面将带负电。当在半导体衬底1000以这种方式带电的状态下，将导电的化学溶液提供给半导体衬底1000的正表面时，静电从半导体器件1000的正表面逃逸到导电的化学溶液中，从而形成电流路径，由此在半导体衬底1000的正表面上产生了损伤。

日本未决公开专利公布No.2005-307311公开了一种具有静电调节单元的衬底处理设备和湿法型处理设备。静电调节单元具有检测衬底的带电状态的静电传感器和带电部分鼓风机(charged part blower)，由此去除存在于带电衬底中的静电或使衬底充电到任意带电状态。这样，实现了通过根据湿法型工艺的种类适当地控制衬底的带电状态，可以抑制由衬底的正表面上的静电引起的缺陷。然而，利用这种构造，需要提供一种带电部分输送机，所以该设备构造将是大且复杂的。

日本未决公开专利公布No.2003-188138公开了一个步骤，其中为了抑制要被处理的衬底的带电，在清洗处理步骤期间将可以控制带电量的用于去除电的带电流体提供给半导体晶片，由此在清洗处理步骤中去除了存在于半导体晶片的正表面侧上的电荷。日本未决公开专利公布No.2003-188138给出了如下描述：在将用于清洗的纯水喷射到晶片的正表面上之前，将用于去除电的纯水提供给晶片的背表面。