[发明专利]半导体存储器装置的调整电路和其调整方法

权利要求书

1.一种用于半导体存储器装置的调整电路，包括：

调整代码产生器，配置为通过使用测试模式信号和保险丝代码信号进行加法和减法之一来提供调整代码信号组；以及

内部电压产生器，配置为响应于所述调整代码信号组提供调整的电压以作为输出电压。

2.根据权利要求1所述的调整电路，其中，所述调整代码产生器包括：

代码信号提供器，配置为通过对晶片级的保险丝切断信息进行解码来提供所述保险丝代码信号；以及

计算器块，配置为响应于用作代码变化信息信号的所述测试模式信号，使用所述保险丝代码信号进行减法运算。

3.根据权利要求2所述的调整电路，其中，所述计算器块包括：

第一解码器，配置为对所述测试模式信号进行解码；

保险丝编码器，配置为通过对所述保险丝代码信号进行编码来提供具有多个位的保险丝代码信号；

测试模式编码器，配置为通过对所述第一解码器的输出信号进行编码来提供具有所述多个位的加减控制信号、加法标记信号和减法标记信号；

加法器块，配置为针对所述保险丝代码信号、所述加减控制信号、所述加法标记信号和所述减法标记信号进行加法运算；以及

第二解码器，配置为通过对所述加法器块的输出信号进行解码来提供所述调整代码信号组。

4.根据权利要求3所述的调整电路，其中，所述保险丝编码器被配置为提供具有加法信息和减法信息之一以及关于加减程度的信息的所述加减控制信号。

5.根据权利要求4所述的调整电路，其中，所述保险丝编码器被配置为通过使用二进制位的补码信号将关于期望的减法的代码信息提供为所述加减控制信号。

6.根据权利要求3所述的调整电路，其中，所述加法器块包括用于接收所述保险丝代码信号和所述加减控制信号的多个加法器，并被配置为根据所述多个位中的每个位来提供运算结果和进位信号。

7.一种用于半导体存储器装置的调整电路，包括：

调整代码产生器，配置为响应于确定晶片级的所述保险丝切断信息的接收的调整基本使能信号，根据所述保险丝切断信息的解码结果来提供调整代码信号组，或者根据测试模式信号，在对所述解码信号进行操作之后提供所述调整代码信号组；以及

内部电压产生器，配置为将响应于所述调整代码信号组而调整的电压提供为输出电压。

8.根据权利要求7所述的调整电路，其中，所述调整代码产生器被配置为在所述调整基本使能信号被去活的情况下，基于所述保险丝切断信息的解码结果来提供所述调整代码信号组的调整代码信号。

9.根据权利要求8所述的调整电路，其中，所述调整代码产生器被配置为在所述调整基本使能信号被激活的情况下根据所述测试模式信号将所述调整代码信号组提供为保险丝代码信号，这些保险丝代码信号通过对所述保险丝切断信息的所述解码结果进行加法运算和减法运算之一来获得。

10.根据权利要求7所述的调整电路，其中，所述调整代码产生器包括：

代码信号提供器，配置为通过对所述保险丝切断信息进行解码来提供所述保险丝代码信号；以及

计算器块，配置为响应于用作代码变化信息信号的所述测试模式信号，使用所述保险丝代码信号来进行加法和减法运算。

11.根据权利要求10所述的调整电路，其中，所述计算器块包括：

第一解码器，配置为对所述测试模式信号进行解码；

保险丝编码器，配置为通过对所述保险丝代码信号进行编码来提供具有多个位的保险丝代码信号；

测试模式编码器，配置为通过对所述第一解码器的输出信号进行编码来提供具有多个位的加减控制信号、加法标记信号和减法标记信号；

加法器块，配置为对所述保险丝代码信号、所述加减控制信号、所述加法标记信号和所述减法标记信号进行加法运算；以及

第二解码器，配置为通过对所述加法器块的输出信号进行解码来提供所述调整代码信号组。

12.根据权利要求11所述的调整电路，其中，所述保险丝编码器被配置为提供具有加法信息和减法信息之一以及关于加减程度的信息的所述加减控制信号。