[发明专利]一种基准电压缓冲电路

权利要求书

1.一种基准电压缓冲电路，包括产生并输出第一初始电压和第二初始电压的基准电压产生电路，其特征在于，该电路还进一步包括：驱动缓冲电路和偏差检测电路；

所述驱动缓冲电路，用于将自身电路中设定节点处的电压值输出到偏差检测电路，当所述电压值离开稳态工作点升高时，接收偏差检测电路返回的令所述电压值降低的补偿调节信号，直到所述电压值恢复到所述稳态工作点；当所述电压值离开稳态工作点降低时，接收偏差检测电路返回的令所述电压值升高的补偿调节信号，直到所述电压值恢复到所述稳态工作点；还将第一初始电压和第二初始电压的驱动能力进行增强后作为正负基准电压分别输出；

所述偏差检测电路，用于将驱动缓冲电路中设定节点处的电压值与预设的外部基准电压进行比较，当所述电压值大于所述外部基准电压时，向驱动缓冲电路输出令所述电压值降低的补偿调节信号直到所述电压值与外部基准电压相等；当所述电压值小于所述外部基准电压时，向驱动缓冲电路输出令所述电压值升高的补偿调节信号直到所述电压值与外部基准电压相等。

2.根据权利要求1所述的电路，其特征在于，所述基准电压产生电路，包括：第三运算放大器(A3)、第五PMOS管(M5)、第一电阻(R1)、第二电阻(R2)和第三电流源(CS3)；由所述第五PMOS管的漏极输出第一初始电压，由所述第三电流源的输入端输出第二初始电压；

所述第三运算放大器的正输入端分别连接第一电阻和第二电阻的公共端，所述第三运算放大器的负输入端连接外部输入的固定电压，所述第三运算放大器的输出端连接所述第五PMOS管的栅极，所述第五PMOS管的源极连接至供电电源，所述第五PMOS管的漏极连接至所述第一电阻的另一端，所述第二电阻的另一端连接至所述第三电流源的输入端，所述第三电流源输出端接地。

3.根据权利要求2所述的电路，其特征在于，所述驱动缓冲电路包括：

第一运算放大器(A1)、第二运算放大器(A2)，第一PMOS管(M1)、第二PMOS管(M2)，第三NMOS管(M3)、第四NMOS管(M4)，第一电流源(CS1)、第二电流源(CS2)和第一电压控制电流源(VCCS1)、第二电压控制电流源(VCCS2)；由所述第二电流源的输出端引出基准电压缓冲电路的正输出端，由所述第二电压控制电流源的输入端引出基准电压缓冲电路的负输出端；

所述第一运算放大器的正输入端连接基准电压产生电路输出的第一初始电压，所述第一运算放大器的负输入端与所述第一电流源的输出端相连，所述第一运算放大器的输出端与第一PMOS管、第二PMOS管的栅极分别相连，所述第一电流源、第二电流源的输入端分别连接至供电电源，所述第一电流源的输出端与所述第一PMOS管的源极相连，所述第二电流源的输出端连接至所述第二PMOS管的源极；所述第一PMOS管与第三NMOS管共漏极，第二PMOS管与第四NMOS管共漏极；

所述第二运算放大器的正输入端连接基准电压产生电路输出的第二初始电压，所述第二运算放大器的负输入端与所述第三NMOS管的源极相连，所述第二运算放大器的输出端与所述第三NMOS管、第四NMOS管的栅极分别相连，所述第一电压控制电流源的输入端与所述第三NMOS管的源极相连，所述第二电压控制电流源输入端与所述第四NMOS管的源极相连；所述第一电压控制电流源、第二电压控制电流源输出端分别接地；

所述偏差检测电路，包括正、负输入端和一个输出端，所述偏差检测电路的正输入端与所述驱动缓冲电路中第一PMOS管、第二PMOS管、第三NMOS管和第四NMOS管的漏极分别相连，所述偏差检测电路的负输入端连接外部输入的基准电压，所述偏差检测电路的输出端则与所述第一电压控制电流源、第二电压控制电流源的控制端分别相连；当所述偏差检测电路的正输入端电压大于负输入端电压时，所述偏差检测电路的输出端电压上升；当所述偏差检测电路的正输入端电压小于负输入端电压时，所述偏差检测电路的输出端电压下降；当所述偏差检测电路的正输入端电压等于负输入端电压时，所述偏差检测电路的输出端电压保持不变。