[发明专利]一种基准电压缓冲电路

说明书

技术领域

本发明涉及参考电压技术，尤其涉及一种基准电压缓冲电路。

背景技术

基准电压缓冲电路是一种增强基准电压驱动能力的电路，它广泛用于各种电子设备中。例如，在模拟数字转换器(Analog-Digital Converter，ADC)/数字模拟转换器(Digital-Analog Converter，DAC)中，需要一个高的基准电压(VR+)和一个低的基准电压(VR-)作为参考基准，ADC/DAC利用这两个参考基准才能实现信号转换。

图1是一种常规的基准电压缓冲电路的结构图，包括：基准电压产生电路110、第一驱动缓冲电路120和第二驱动缓冲电路130。

基准电压产生电路110进一步包括：运算放大器A3、P型金属氧化物半导体(P-type Metal Oxide Semiconductor，PMOS)晶体管M5、电阻R1、电阻R2和电流源CS5；

其中，运算放大器A3的正输入端分别连接电阻R1和电阻R2的一端，负输入端连接外部输入的固定电压Vcom，输出端连接PMOS管M5的栅(G)极；PMOS管M5的源(S)极连接至供电电源(VDD)，PMOS管M5的漏(D)极连接至电阻R1的另一端，电阻R2的另一端则通过电流源CS5接地；

通过基准电压产生电路110中的这些电路元件，该基准电压产生电路在PMOS管和电阻R1的公共端(即PMOS管的D极)能够产生基准电压第一初始电压(Vtop)，以及在电阻R2和电流源CS5的公共端产生基准电压第二初始电压(Vbottom)，根据运算放大器的工作特性可以求出：Vtop＝Vcom+I5×R1，Vbottom＝Vcom-I5×R2。由于此时得到的该原始基准电压第一初始电压和第二初始电压驱动能力很弱，并不适合实际应用，因此需要分别利用第一驱动缓冲电路120和第二驱动缓冲电路130来增强所述原始的基准电压的驱动能力。

第一驱动缓冲电路120包括：第一电压缓冲电路121和第一驱动放大电路122；

其中，第一电压缓冲电路121进一步包括：运算放大器A1，PMOS管M1和电流源CS1，且运算放大器A1的正输入端连接到PMOS管M5的D极，负输入端连接到PMOS管M1的S极(即节点2，设用V2表示端口2处的电压，下文同)，输出端则连接到PMOS管M1的G极；供电电源通过电流源CS1连接至PMOS管M1的S极；PMOS管M1的D极连接至节点A；则容易求出，V2＝Vtop。

第一驱动放大电路122进一步包括：电流源CS2和PMOS管M2；PMOS管M2的S极通过电流源CS2连接至供电电源，G极与运算放大器A1的输出端相连，D极则连接至节点B。在理想状态下，当电流源CS2产生的电流I2和PMOS管M2的尺寸(以门电路的宽沟比表示，M2的尺寸即表示为W2/L2)，相对于电流源CS1产生的电流I1和PMOS管M1的尺寸(W1/L1)是等比例放大时，即I2/I1＝(W2/L2)/(W1/L1)＝n时(n称为放大倍数，通常在实际应用中n＝10)，此时，第一驱动放大电路122在PMOS管M2的S极输出电压VR+，可以得出VR+＝V2＝Vtop，此时，输出电压第一初始电压的驱动能力获得了大大地增强。

第二驱动缓冲电路130的电路结构与第一驱动缓冲电路120对应，包括第二电压缓冲电路131和第二驱动放大电路132；

其中，第二电压缓冲电路131进一步包括：运算放大器A2，NMOS管M3和电流源CS3，且运算放大器A2的正输入端连接到电流源CS5的输入端，负输入端连接到NMOS管M3的S极(即节点1)，输出端则连接到NMOS管M3的G极；NMOS管M3的D极连接至节点A，其S极通过电流源CS3接地；容易求出，V1＝Vbottom。

第二驱动放大电路132进一步包括：电流源CS4和NMOS管M4；NMOS管M4的D极连接至节点B，G极与运算放大器A2的输出端相连，S极则通过电流源CS4接地。当电流源CS4产生的电流I4和PMOS管M4的尺寸，相对于电流源CS3产生的电流I3和PMOS管M3的尺寸是等比例放大时，I4/I3＝(W4/L4)/(W3/L3)＝n时，第二驱动放大电路132中，VR-＝V1＝Vbottom，因而输出电压第二初始电压的驱动能力同样获得了大大地增强。