[发明专利]半导体贯通电极形成方法

说明书

技术领域

本发明涉及从半导体IC的表面到背面形成电极通路的半导体贯通电极形成方法。

背景技术

在基板表面形成半导体元件的半导体IC中，从半导体元件的电极到基板背面的作为外部电极的电极焊盘(PAD)的电连接，有时是通过在形成于基板的贯通孔中填充导电性树脂而形成的贯通电极来进行的。

作为现有的贯通电极形成有如下方法，即在Si等基板上形成贯通基板的孔，将孔的侧面绝缘后，在孔中填充导电性材料。

另外，最近，作为半导体元件完成后在背面取出电极的方法，多采用在与半导体元件形成面相对的背面侧残留电极的薄膜的状态下仅使Si基材贯通、来形成导电通路的贯通电极结构。

图7是表示现有的贯通电极的结构的剖视图。

图7中，1是基板，2是贯通孔，3是已添加粘合剂的导体层，4是未含有粘合剂的导体层。

在形成现有的贯通电极时，首先，在形成半导体元件(未图示)的基板1的表面、和形成作为外部电极的电极焊盘(未图示)的基板1的背面之间形成贯通孔2。接着，在贯通孔2的侧壁形成已添加粘合剂的导体层3，进一步在被已添加粘合剂的导体层3包围的内部形成未含有粘合剂的导体层4，从而形成贯通电极。最后，通过贯通电极将半导体元件的电极(未图示)和电极焊盘(未图示)进行电连接。

然而，在所述现有的结构中，沿贯通孔形成导体层或树脂，而未在导体层或树脂的表面形成凹凸。因此，贯通孔的内表面和导体层或树脂的界面的接触面积变小，在产生温度循环等的外部应力时，界面的粘附力减小，其结果会在贯通孔和填充材料的界面发生剥落，或在材料中产生裂缝、裂纹，存在导通不佳的危险性。另外，会因湿度侵入贯通孔和填充材料的界面、浸入液体而使离子成分残留在器件中，存在因腐蚀产生泄漏问题的危险性。

另外，现有的结构以有孔贯通基板作为前提，在贯通孔的底部形成电极焊盘等电极薄膜的结构的情况下，会在贯通孔底部残留气泡，存在无法充分确保导电性的危险性。

另外，利用印刷将导电性材料填充到贯通孔中的情况下，会在贯通孔的侧壁和填充材料之间残留因印刷材料在滚压中卷入空气所产生的气泡，水分等会浸入，存在因金属的腐蚀、或水分中含有的离子成分产生的绝缘性下降的危险性。另外，由于填充量因印刷压力而变化，因此填充量变得不均匀，存在绝缘材料的厚度变薄而发生绝缘性不够的危险性。

另外，用涂刷器(squeegee)供给填充材料时，会在表面作为残渣存在绝缘材料、导电性材料，具有发生导电不良的危险性。

另外，利用电镀法形成导电层时，由于利用溅射、蒸镀法在贯通孔中形成用于形成电镀层所需的粘附层、籽晶层后，利用湿法工艺来实施电镀，因此工序较长，另外，会因浸入液体而使离子成分残留在器件中，存在发生泄漏问题的危险性。

另外，现有的绝缘膜中，由于利用CVD等薄膜形成工艺来形成绝缘膜时会使膜厚变薄，因此在流过1A以上的电流时，有时因绝缘膜厚的偏差会在绝缘膜厚较薄的部分流过泄漏电流，会产生问题。

另外，由于现有的方法在工序中多使用光致抗蚀剂掩模等间接材料，因此切换机型时需要时间，会有因生产工序较多使得次品率提高、从而成本也提高的问题。

另外，为了解决这些问题，在利用喷墨涂敷方法进行树脂的填充的情况下，若利用喷墨涂敷方法来对在半导体元件形成面侧具有焊盘电极的半导体IC进行树脂填充，则由于半导体元件形成面开口，因此材料会在半导体元件形成面侧露出、附着，从而存在发生导通不佳、绝缘不佳的问题。

本发明为了解决上述现有的问题，其目的在于，在从半导体IC的表面到背面形成电极通路的贯通电极形成方法中，抑制贯通孔内表面、树脂或导体层间的界面上的导电性材料的剥落等机械性质上的不佳和绝缘不佳、导通不佳等电学性质上的不佳的情况。

为了达成上述目的，本发明的半导体贯通电极形成方法，将形成在基板表面的半导体元件的电极和形成在基板背面的电极焊盘进行电连接，其中，具有：对所述电极焊盘上的所述基板形成贯通孔的工序；从所述基板表面沿所述贯通孔的内周利用喷墨涂敷方法形成一层在表面具有凹凸的不规则形状的绝缘树脂糊料、使得在中央部具有空间的绝缘树脂形成工序；从基板表面在所述空间内利用喷墨涂敷方法填充一层在表面具有凹凸的不规则形状的一个或多个导电性树脂糊料的导电性树脂填充工序；及依次重复所述绝缘树脂形成工序及所述导电性树脂填充工序、直到将所述绝缘树脂糊料及所述导电性树脂糊料填充至所述贯通孔的基板表面为止的层叠工序。