[发明专利]一种主设备及数据读取和写入方法

说明书

技术领域

本发明涉及数据读写领域，尤其涉及一种主设备及应用于主设备与从设备进行数据交互的数据读取和写入方法。

背景技术

目前，在主设备与从设备(如存储卡等)之间进行数据交互时，其数据交互示意图如图1所示。当主设备将存储的数据写入从设备时，主设备使用输出时钟驱动数据输出给从设备，同时输出同步时钟或输出使用同步时钟生成的同步信号给从设备，从设备使用接收的同步时钟或同步信号采集接收的数据；当主设备读取从设备存储的数据时，主设备首先输出同步时钟或输出使用同步时钟生成的同步信号给从设备，从设备使用接收的同步时钟或同步信号驱动数据输出，主设备接收从设备输出的数据，并使用采集时钟采集接收的数据。在从设备或主设备采集接收的数据时，需要满足建立时间和保持时间的要求，即建立时间和保持时间分别大于要求的最小建立时间和最小保持时间，否则可能出现采集数据错误。

图2所示为在时钟上升沿采集数据时建立时间和保持时间示意图，其中，建立时间是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间；保持时间是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间。数据稳定传输必须满足建立时间和保持时间的要求。

采用上述技术，当主设备读取从设备存储的数据时，以主设备输出同步时钟为例，主设备的同步时钟与其内部采集时钟为同一时钟，由于主设备从生成同步时钟到输出同步时钟到达从设备、从设备使用接收的同步时钟驱动数据输出和从设备输出的数据到达主设备芯片内部采集数据的D触发器DFF(D typeflip-flop)都会存在一定延时，因此，主设备使用采集时钟采集接收的数据时， 有可能不满足建立时间和保持时间的要求。

图3所示为在时钟下降沿驱动数据输出并在时钟上升沿采集数据时不满足建立时间的要求示意图，其中，虚线箭头所示分别为主设备生成的同步时钟与到达从设备的同步时钟之间的相位偏差、到达从设备的同步时钟与从设备驱动数据输出的时钟之间的相位偏差和从设备输出的数据与到达主设备内部的数据之间的相位偏差，因此，导致建立时间偏小，不满足建立时间的要求。其他情况也可能不满足保持时间的要求。在时钟上升沿驱动数据输出，或在时钟下降沿采集数据，或在主设备将存储的数据写入从设备，由于传输时钟和传输数据需要一定时间，同样可能出现不满足建立时间或不满足保持时间的要求的情况。

现有技术中解决上述问题的方法为降低时钟频率，用以降低传输时钟和传输数据所需时间的影响，达到满足建立时间和保持时间的要求的目的。但降低时钟频率，会导致数据传输速度降低，系统性能下降。

发明内容

本发明实施例提供一种主设备，及应用于该主设备与从设备进行数据交互的数据读取和写入方法，用以在不降低数据传输速度的同时，避免采集数据时不满足建立时间和保持时间的要求，提高稳定性。

本发明实施例提供一种主设备，包括：

时钟源，用于输出其生成的内部时钟给相位偏差电路；

中央处理器，用于在所述主设备读取从设备存储的数据时，输出第一控制信号给所述相位偏差电路；其中，所述第一控制信号指示确定出的同步时钟与采集时钟的第一相位偏差关系；以及在所述主设备将存储的数据写入从设备时，输出第二控制信号给所述相位偏差电路；其中，所述第二控制信号指示确定出的同步时钟与输出时钟的第二相位偏差关系；

所述相位偏差电路，用于在所述主设备读取从设备存储的数据时，根据所 述第一控制信号和所述内部时钟，生成满足所述第一相位偏差关系的第一同步时钟和第一采集时钟；并输出所述第一同步时钟给同步输出电路，输出所述第一采集时钟给数据输入输出电路；以及在所述主设备将存储的数据写入从设备时，根据所述第二控制信号和所述内部时钟，生成满足所述第二相位偏差关系的第二同步时钟和第一输出时钟；并输出所述第二同步时钟给所述同步输出电路，输出所述第一输出时钟给所述数据输入输出电路；

所述同步输出电路，用于在所述主设备读取从设备存储的数据时，输出所述第一同步时钟或输出使用所述第一同步时钟生成的第一同步信号给所述从设备；以及在所述主设备将存储的数据写入从设备时，输出所述第二同步时钟或输出使用所述第二同步时钟生成的第二同步信号给所述从设备；

所述数据输入输出电路，用于在所述主设备读取从设备存储的数据时，使用所述第一采集时钟采集所述从设备输出的数据；以及在所述主设备将存储的数据写入从设备时，使用所述第一输出时钟驱动数据输出给所述从设备。

所述相位偏差电路，根据所述第一控制信号和所述内部时钟，生成满足所述第一相位偏差关系的第一同步时钟和第一采集时钟，具体为：