[发明专利]一种主设备及数据读取和写入方法

权利要求书

1.一种主设备，其特征在于，包括：

时钟源，用于输出其生成的内部时钟给相位偏差电路；

中央处理器，用于在所述主设备读取从设备存储的数据时，输出第一控制信号给所述相位偏差电路；其中，所述第一控制信号指示确定出的同步时钟与采集时钟的第一相位偏差关系；以及在所述主设备将存储的数据写入从设备时，输出第二控制信号给所述相位偏差电路；其中，所述第二控制信号指示确定出的同步时钟与输出时钟的第二相位偏差关系；

相位偏差电路，用于在所述主设备读取从设备存储的数据时，根据所述第一控制信号和所述内部时钟，生成满足所述第一相位偏差关系的第一同步时钟和第一采集时钟；并输出所述第一同步时钟给同步输出电路，输出所述第一采集时钟给数据输入输出电路；以及在所述主设备将存储的数据写入从设备时，根据所述第二控制信号和所述内部时钟，生成满足所述第二相位偏差关系的第二同步时钟和第一输出时钟；并输出所述第二同步时钟给所述同步输出电路，输出所述第一输出时钟给所述数据输入输出电路；

同步输出电路，用于在所述主设备读取从设备存储的数据时，输出所述第一同步时钟或输出使用所述第一同步时钟生成的第一同步信号给所述从设备；以及在所述主设备将存储的数据写入从设备时，输出所述第二同步时钟或输出使用所述第二同步时钟生成的第二同步信号给所述从设备；

数据输入输出电路，用于在所述主设备读取从设备存储的数据时，使用所述第一采集时钟采集所述从设备输出的数据；以及在所述主设备将存储的数据写入从设备时，使用所述第一输出时钟驱动数据输出给所述从设备。

2.如权利要求1所述的主设备，其特征在于，所述相位偏差电路，根据所述第一控制信号和所述内部时钟，生成满足所述第一相位偏差关系的第一同步时钟和第一采集时钟，具体为：

将所述内部时钟作为第一同步时钟，根据所述第一控制信号和所述内部时 钟，生成与所述第一同步时钟满足所述第一相位偏差关系的第一采集时钟；或者

对所述内部时钟进行处理，得到不同于所述内部时钟的处理后时钟，并将所述处理后时钟作为第一同步时钟，根据所述第一控制信号和所述内部时钟，生成与所述第一同步时钟满足所述第一相位偏差关系的第一采集时钟；或者

将所述内部时钟作为第一采集时钟，根据所述第一控制信号和所述内部时钟，生成与所述第一采集时钟满足所述第一相位偏差关系的第一同步时钟；或者

对所述内部时钟进行处理，得到不同于所述内部时钟的处理后时钟，并将所述处理后时钟作为第一采集时钟，根据所述第一控制信号和所述内部时钟，生成与所述第一采集时钟满足所述第一相位偏差关系的第一同步时钟。

3.如权利要求1所述的主设备，其特征在于，所述相位偏差电路，根据所述第二控制信号和所述内部时钟，生成满足所述第二相位偏差关系的第二同步时钟和第一输出时钟，具体为：

将所述内部时钟作为第二同步时钟，根据所述第二控制信号和所述内部时钟，生成与所述第二同步时钟满足所述第二相位偏差关系的第一输出时钟；或者

对所述内部时钟进行处理，得到不同于所述内部时钟的处理后时钟，并将所述处理后时钟作为第二同步时钟，根据所述第二控制信号和所述内部时钟，生成与所述第二同步时钟满足所述第二相位偏差关系的第一输出时钟；或者

将所述内部时钟作为第一输出时钟，根据所述第二控制信号和所述内部时钟，生成与所述第一输出时钟满足所述第二相位偏差关系的第二同步时钟；或者

对所述内部时钟进行处理，得到不同于所述内部时钟的处理后时钟，并将所述处理后时钟作为第一输出时钟，根据所述第二控制信号和所述内部时钟，生成与所述第一输出时钟满足所述第二相位偏差关系的第二同步时钟。 

4.如权利要求1-3任一所述的主设备，其特征在于，所述相位偏差电路，包括：串联的多个延时电路或并联的多个延时电路；多选一选择器；

所述延时电路，用于对其输入时钟延迟其对应的延迟时长，生成延迟时钟，并输出所述延迟时钟给所述多选一选择器；

所述多选一选择器，用于根据所述第一控制信号或所述第二控制信号，从各所述延时电路输出的所述延迟时钟和所述内部时钟中选择一个时钟输出。