[发明专利]一种基于与非门结构内存的控制电路系统

说明书

技术领域

本发明涉及固态存储设备技术领域，尤其涉及一种基于与非门结构内存的 控制电路系统。

背景技术

目前Flash存储器件叫基于或非门结构的内存(NOR Flash)。NOR Flash 的特点是传输效率很高，在1～4MB的小容量时具有很高的成本效益。这样应 用程序可以直接在flash闪存内运行，不必再把代码读到系统RAM中，但是 NOR Flash很低的写入和擦除速度大大影响了它的性能。

发明内容

本发明的目的在于提出一种基于与非门结构内存(NAND FLASH)的控制电 路系统，不仅提高了主机读写数据的速度，而且提高了系统的灵活性。

为达此目的，本发明采用以下技术方案：

一种NAND FLASH控制电路系统，适用于固态存储设备中，所述控制电路 系统是大规模可编程数字集成电路器件(FPGA)，包括NIOS II接口电路、指 令预处理电路、通道控制电路、错误检查与纠正(Error Checking and  Correcting，ECC)编解码电路和数据输入输出电路，所述NIOS II接口电路 与所述指令预处理电路和所述数据输入输出电路分别连接，所述指令预处理电 路、通道控制电路、ECC编解码电路和数据输入输出电路依次连接，其中，

所述NIOS II接口电路，用于同所述固态存储设备的外部接口以及内部的 所述指令预处理电路、通道控制电路、ECC编解码电路和数据输入输出电路进 行通讯，完成对所述控制电路系统的设置和初始化的控制；

所述指令预处理电路，用于接收NIOS II发来的指令包，并根据读取的 FLASH ID信息，生成和NAND FLASH的地址组织形式联系的指令集合；

所述通道控制电路，用于和NAND FLASH组进行数据读写操作；

所述ECC编解码电路，用于对读写NAND FLASH的数据进行解码和编码运 算；

所述数据输入输出电路，用于对不同片的FLASH同时操作实现通道FLASH 的流水操作。

还包括NAND FLASH信息存储器，所述NAND FLASH信息存储器是一个32k  X 8bit的DPRAM，用于存储FLASH ID信息、坏块信息和CACHE中的数据信息。

还包括缓存存储器，所述缓存存储器是一个32k X 8bit的DPRAM，用来 缓存读写数据信息。

所述NIOS II接口电路进一步包括NIOS II地址寄存器、NIOS II控制信 号寄存器、第一内部控制状态机、指令执行状态寄存器、发送指令寄存器和 NIOS II数据总线三态调度逻辑电路，其中，

所述NIOS II地址寄存器的输入端来自NIOS II的地址信号总线；

所述NIOS II控制信号寄存器的输入端来自NIOSII输出的控制信号；

所述第一内部控制状态机的输入端与所述NIOS II地址寄存器、NIOS II 控制信号寄存器的输出端相连，输出控制信号分别与所述指令执行状态寄存 器、发送指令寄存器和NIOS II数据总线三态调度逻辑电路的控制输入信号相 连；

所述指令执行状态寄存器的数据输入端分别与所述通道控制电路的指令 执行状态寄存器的输出端和所述第一内部控制状态机的输出端相连，输出端与 所述NIOS II数据总线三态调度逻辑电路的输入端相连；

所述发送指令寄存器的输入端分别与所述NIOS II数据总线三态调度逻辑 电路和所述第一内部控制状态机的输出端相连，输出端与所述指令预处理电路 的指令缓存寄存器的输入端相连；

所述NIOS II数据总线三态调度逻辑电路的一组端口与接口的NIOS II 数据总线相连，由所述第一内部控制状态机的输出控制信号和所述指令执行状 态寄存器的输出状态信号控制所述端口的方向，完成三态调度，输出端与所述 发送指令寄存器相连。

所述指令预处理电路进一步包括指令缓存寄存器、FLASH ID寄存器、物 理坏块对应表、FLASH ID解析运算器、NAND FLASH ID信息寄存器组、指令地 址逻辑运算器和NAND FLASH指令包寄存器，其中，

所述指令缓存寄存器，用于接收来自NIOS II接口的指令包；

所述FLASH ID寄存器的输入端与所述NAND FLASH信息存储器的输出端相 连；