[发明专利]半导体装置

说明书

技术领域

本发明有关于半导体装置，更具体地，有关于一种能够消除半导体裸晶(die)电压降(IR drop)的半导体装置。

背景技术

许多传统的半导体装置黏着于例如四面扁平封装(Quad Flat Packs，QFPs)和插针球栅阵列(Pin Ball Gate Arrays，PBGAs)的封装上，在这些封装中，输入和输出终端沿着半导体裸晶的边缘排布。沿着半导体裸晶的边缘排布输入和输出终端，会导致在硅上相对较长的布线(wiring)来向半导体裸晶的中心提供电源或接地。这些长的布线通常具有相对高的电阻，这将产生不可接受的电压降(IR降)。

已有一些传统的方法可解决半导体裸晶的IR降。例如，其中一种传统的方法为增加金属层(metal layer)以降低半导体裸晶的总电阻；另外一种传统的方法为增加金属厚度以降低半导体裸晶的总电阻；另外一种传统的方法为使用倒装(flip chip)裸晶技术以直接连接裸晶内部节点。

然而，增加金属层和使用倒装裸晶技术的传统方法成本很高，以及增加金属厚度的传统方法帮助很小。

发明内容

为了能够解决半导体裸晶的电压降问题，本发明提供一种半导体装置。

本发明提供一种半导体装置，包括：半导体裸晶，其中所述半导体裸晶包括：裸晶核心，具有至少两个接合焊盘，所述接合焊盘的电压值相等，且所述接合焊盘间经由至少一个接合引线电性连接；以及输入/输出外围，所述输入/输出外围与所述裸晶核心邻接。

本发明另提供一种半导体装置，包括：第一半导体裸晶，包括：第一裸晶核心，具有至少一个接合焊盘；以及第一输入/输出外围，具有至少一个输入/输出接合焊盘；以及第二半导体裸晶，包括：第二裸晶核心，具有至少一个接合焊盘，所述第二裸晶核心的所述接合焊盘的电压值与所述第一裸晶核心的所述接合焊盘的电压值相等；以及第二输入/输出外围，具有至少一个输入/输出接合焊盘；其中，所述第一裸晶核心的所述接合焊盘与所述第二裸晶核心的所述接合焊盘经由至少一个接合引线电性连接。

本发明另提供一种半导体装置，包括：第一半导体裸晶，包括：第一裸晶核心，具有至少一个接合焊盘；以及第一输入/输出外围，具有至少一个输入/输出接合焊盘；以及第二半导体裸晶，包括：第二裸晶核心，具有至少一个接合焊盘，所述第二半裸晶核心的所述接合焊盘的电压值与所述第一裸晶核心的所述接合焊盘的电压值相等；以及第二输入/输出外围，具有至少一个输入/输出接合焊盘，所述第二输入/输出外围的所述输入/输出接合焊盘的电压值与所述第一裸晶核心的所述接合焊盘的电压值相等；其中，所述第一裸晶核心的所述接合焊盘与所述第二输入/输出外围的所述输入/输出接合焊盘经由至少一个接合引线电性连接。

本发明另提供一种半导体装置，包括：半导体裸晶，包括：裸晶核心，具有至少一个接合焊盘；以及输入/输出外围；以及虚设裸晶，具有至少一个接合焊盘，所述虚设裸晶的所述接合焊盘的电压值与所述裸晶核心的所述接合焊盘的电压值相等；其中，所述裸晶核心的所述接合焊盘与所述虚设裸晶的所述接合焊盘经由至少一个接合引线电性连接。

本发明另提供一种半导体装置，包括：半导体裸晶，包括：裸晶核心，具有至少一个接合焊盘；以及输入/输出外围；以及金属膜，具有至少一个接合焊盘，所述金属膜的所述接合焊盘的电压值与所述裸晶核心的所述接合焊盘的电压值相等；其中，所述裸晶核心的所述接合焊盘与所述金属膜的所述接合焊盘经由至少一个接合引线电性连接。

利用本发明所提供的的半导体装置可明显的能以低成本解决半导体裸晶的IR降。除了解决IR降的问题外，本发明揭示的半导体装置还可通过形成电源/接地屏蔽线阵列以吸收从半导体裸晶放射的噪声，而用于电磁干扰噪声抑制。

以下为根据多个图式对本发明之较佳实施例进行详细描述，本领域普通技术人员阅读后应可明确了解本发明的目的。

附图说明

图1为根据本发明第一实施例的半导体装置的简略示意图。

图2为图1所示的半导体装置的第一种变形。

图3为图1所示的半导体装置的第二种变形。

图4为根据本发明第二实施例的半导体装置的简略示意图。

图5为图4所示的半导体装置的第一种变形。

图6为图4所示的半导体装置的第二种变形。

图7为图4所示的半导体装置的第三种变形。

图8为根据本发明第三实施例的半导体装置的简略示意图。

图9为根据本发明第四实施例的半导体装置的简略示意图。

图10为图9所示的半导体装置的第一种变形。

图11为图9所示的半导体装置的第二种变形。