[发明专利]半导体器件及其制造方法

说明书

本分案申请是基于申请号为200680037580.5，申请日为2006年11月13日，发明名称为“半导体器件及其制造方法”的中国专利申请的分案申请。 

技术领域

本发明涉及使用ZnO(氧化锌)的半导体器件及其制造方法。 

背景技术

一般通过使用a-Si(非晶硅)或poly-Si(多晶硅)形成用于液晶显示器或EL(电致发光)显示器的显示面板的半导体器件，例如TFT(薄膜晶体管)的半导体部分半导体器件。 

Si(硅)不具有大的带隙(例如，单晶硅为1.1eV)并且吸收可见光。通过用光照射，在Si中形成电子和空穴(载流子)。如果形成Si膜用于TFF的沟道形成区域，那么即使在OFF状态下也会通过用光照射在沟道形成区域中产生载流子。于是，电流从而在源极区和漏极区之间流动。在OFF状态中流动的电流被称为“OFF泄漏电流”。如果电流值较高，那么显示面板不正常工作。因此，形成光屏蔽膜以使得光不照射Si膜。但是，由于需要淀积步骤、光刻步骤和蚀刻步骤，因此，当形成光屏蔽膜时，工艺变得复杂。 

为了解决该问题，关注使用氧化锌(ZnO)的透明晶体管，该氧化锌是具有比Si的带隙大的3.4eV的较大的带隙的半导体。关于这种透明晶体管，带隙比可见光带中的光能大，并且可见光不被吸收。因此，它具有在用光照射时OFF泄漏电流不增加的优点。 

例如，在对比文件1中公开了对于沟道形成区域使用ZnO的半导体器件。参照图7A说明使用ZnO的半导体器件的结构。 

图7A中的半导体器件在诸如玻璃衬底的绝缘衬底1000之上具有源电极1001、漏电极1002、被配置为与源电极1001和漏电极1002接触的ZnO层1003、层叠在ZnO层1003之上的栅绝缘层1004和栅电极1005。 

对于源电极1001和漏电极1002，使用导电的ZnO。导电的ZnO掺杂有以下的元素中的一种：作为第III族元素的B(硼)、Al(铝)、镓(Ga)、铟(In)或Tl(铊)；作为第VII族元素的F(氟)、Cl(氯)、Br(溴)或I(碘)；作为第I族元素的锂(Li)、Na(钠)、K(钾)、Rb(铷)或Cs(铯)；作为第V族元素的N(氮)、P(磷)、As(砷)、Sb(锑)或Bi(铋)。 

[参考文件]日本公开专利申请No.2000-150900 

发明内容

根据本发明的发明人的试验，揭示了当通过蚀刻形成图7A所示的顶栅半导体器件的源电极1001和漏电极1002时衬底1000在一些情况下被蚀刻。即使在形成通过在衬底1000上使用氧化硅膜或氧氮化硅膜形成的基膜1006的情况下，当基膜被蚀刻时衬底1000的表面也在一些情况下被露出。另外，在图7B所示的底栅半导体器件的情况下，揭示了当通过蚀刻形成源电极1001和漏电极1002时通过使用氧化硅膜或氧氮化硅膜形成的栅绝缘膜1004被蚀刻。 

在顶栅半导体器件的情况下，当玻璃衬底1000或通过使用氧化硅膜或氧氮化硅膜形成的基膜1006被蚀刻时，诸如钠的杂质从衬底1000扩散到半导体膜1003中，使得特性劣化。 

在底栅半导体器件(图7B)的情况下，如果当通过蚀刻形成源电极1001和漏电极1002时栅绝缘膜1004被蚀刻，那么特性是不稳定的并且导致故障。 

考虑到以上情况，本发明的目的是，提供即使对沟道形成区域使用ZnO半导体膜并且对于源电极和漏电极使用其中添加n型或p型杂质的ZnO膜也不产生缺陷或故障的半导体器件及其制造方法。 

本发明的半导体器件的一个方面具有：在氧化硅膜或氧氮化硅膜 之上的Al膜或Al合金膜和在Al膜或Al合金膜之上的其中添加n型或p型杂质的ZnO膜。本说明书中的“氧化硅膜”、“氧氮化硅膜”、“Al膜”、“Al合金膜”和“ZnO膜”分别意味着包含氧化硅的膜、包含氧氮化硅的膜、包含Al的膜、包含Al合金的膜和包含ZnO的膜。 

本发明的半导体器件的一个方面具有：在栅电极之上的通过使用氧化硅膜或氧氮化硅膜形成的栅绝缘膜、在栅绝缘膜之上的Al膜或Al合金膜、在Al膜或Al合金膜之上的其中添加n型或p型杂质的ZnO膜、以及在其中添加n型或p型杂质的ZnO膜和栅绝缘膜之上的ZnO半导体膜。