[发明专利]小面积的输出入电路

权利要求书

1.一种输出入电路，设于一芯片内以驱动该芯片外的其他电路；该输出入电路包含有：

一输出入垫，用来连接该芯片外的其他电路；

一静电放电防护电路，连接于该输出入垫，该静电放电防护电路设有一连接端；

一信号端，其连接于一前驱动器；以及

至少一电路单元，各电路单元分别包含有：

一第一端以及一第二端，分别连接于该信号端及该连接端；

一驱动电路，连接于该第一端，其可驱动由该信号端传来的信号，以及

一静电放电阻挡电路，连接于该驱动电路与该第二端之间；

其中，当静电放电事件发生于该输出入垫时，各电路单元中的静电放电阻挡电路可实质防止静电放电的电流由该连接端进入至各电路单元中的驱动电路。

2.如权利要求1的输出入电路，其中各驱动电路中的至少一晶体管实现于一单指布局。

3.如权利要求1的输出入电路，其中该静电放电阻挡电路可实质防止静电放电的电流由该连接端进入至各电路单元中的驱动电路，以使各驱动电路的布局可以不受静电放电设计规则的限制。

4.如权利要求3的输出入电路，其中该静电放电阻挡电路可实质防止静电放电的电流由该连接端进入至各电路单元中的驱动电路，以使各驱动电路的布局可以不受所有指宽总和设计规则的限制。

5.如权利要求3的输出入电路，其中该静电放电阻挡电路可实质防止静电放电的电流由该连接端进入至各电路单元中的驱动电路，以使各驱动电路的布局可以不受各端点接点至多晶硅接点距离设计规则的限制。

6.如权利要求1的输出入电路，其中该静电放电阻挡电路为一电阻。

7.如权利要求1的输出入电路，其具有多个电路单元。

8.如权利要求1的输出入电路，其中各电路单元的驱动电路中包含有一晶体管，而该静电放电阻挡电路为一电阻，连接于该晶体管与该第二端之间，其中该电阻的阻值根据该晶体管的击穿电压及静电放电事件的预期电流所决定。

9.如权利要求8的输出入电路，其中该晶体管为一n型金属氧化物半导体晶体管或一p型金属氧化物半导体晶体管。

10.如权利要求1的输出入电路，其中该静电放电防护电路包含有至少一二极管或一齐纳二极管，各二极管连接于该连接端与一对应电压电平之间；其中，当静电放电事件发生时，至少一二极管可导通以引导静电放电的电流。

11.一种输出入电路，设于一芯片内以驱动该芯片外的其他电路；该输出入电路包含有：

一输出入垫，用来连接该芯片外的其他电路；

一静电放电防护电路，连接于该输出入垫；该静电放电防护电路设有一连接端；以及

多个电路单元，每一电路单元分别包含有：

一第一端以及一第二端，分别连接于同一信号端及该连接端；

一驱动电路，连接于该第一端，其可驱动由该信号端传来的信号，以及

一静电放电阻挡电路，连接于该驱动电路与该第二端之间；

其中，当静电放电事件发生于该输出入垫时，各电路单元中的静电放电阻挡电路可实质防止静电放电的电流由该连接端进入至该驱动电路。

12.如权利要求11的输出入电路，其中各驱动电路中的至少一晶体管实现于一单指布局。

13.如权利要求11的输出入电路，其中该静电放电阻挡电路可实质防止静电放电的电流由该连接端进入至各电路单元中的驱动电路，以使各驱动电路的布局可以不受静电放电设计规则的限制。

14.如权利要求13的输出入电路，其中该静电放电阻挡电路可实质防止静电放电的电流由该连接端进入至各电路单元中的驱动电路，以使各驱动电路的布局可以不受所有指宽总和设计规则的限制。

15.如权利要求13的输出入电路，其中该静电放电阻挡电路可实质防止静电放电的电流由该连接端进入至各电路单元中的驱动电路，以使各驱动电路的布局可以不受各端点接点至多晶硅接点距离设计规则的限制。

16.如权利要求11的输出入电路，其中各电路单元中的驱动电路中包含有一晶体管，而该静电放电阻挡电路连接于该晶体管与该第二端之间。