[发明专利]芯片结构、衬底结构、芯片封装结构及其工艺

说明书

技术领域

本发明是有关于一种半导体封装结构，且特别是有关于一种芯片结构、衬底结构、芯片封装结构及其工艺。

背景技术

在现今高度整合的时代，半导体工业是技术成熟度高的产业，也因应市场的需求，朝向多元化的市场发展各式各样的芯片封装结构，例如光电相关产品、发光元件或感光元件(影像传感器)等，均可以半导体工艺来制作，以有效地降低成本。

图1是已知一种芯片封装结构的剖面示意图。请参考图1，在芯片100的主动面102上制作多个凸块110以及凸块底金属层108(Under BumpMetallurgy，UBM)。将制作完成的芯片100翻覆之后，以芯片100的主动面102上的凸块110与衬底120的接垫122电性连接，以构成一芯片封装结构130。其中，凸块110例如是印刷的焊料凸块、电镀的导电凸块。此外，凸块110亦可以是利用打线结球工艺所形成的金凸块。

已知的金凸块为含量99％的金与含量1％的钯所组成的结线凸块(studbump)。当结线凸块110与衬底120的接垫122由焊锡相连接时，除了金锡共晶结合之外，更会在接合处产生介金属化合物(IMC)及空孔(void)等缺陷。此缺陷容易造成裂缝，进而影响结线凸块110与接垫122接合的强度及使用寿命。此外，在长时间操作之后，结线凸块110中的金元素扩散到焊锡中，将会造成结线凸块110的金流失或造成结线凸块110的成份改变。有鉴于此，已知的结线凸块的可靠度仍有进一步改善的必要性。

发明内容

本发明提供一种芯片结构、衬底结构、芯片封装结构及其工艺，用以改善已知的缺陷，以提高结线凸块的可靠度。

本发明提出一种芯片结构，其包括一芯片以及至少一结线凸块。芯片具有一主动面，该主动面配置有至少一焊垫。结线凸块配置于芯片的焊垫上，该结线凸块的材质为金银合金，其中银含量为15％以下。

本发明提出一种衬底结构，其包括一衬底以及至少一结线凸块。衬底具有至少一接垫。结线凸块配置于衬底的接垫上，该结线凸块的材质为金银合金，其中银含量为15％以下。

本发明提出一种芯片封装结构，其包括一衬底、一芯片以及至少一结线凸块。衬底具有至少一接垫，而芯片具有一主动面，该主动面配置有至少一焊垫。结线凸块配置于衬底的接垫上或芯片的焊垫上，结线凸块的材质为金银合金，其中银含量为15％以下。

在本发明的一实施例中，衬底为印刷电路板，而芯片为倒装芯片。

在本发明的一实施例中，芯片封装结构还包括一焊锡层，其配置于衬底的接垫上。在另一实施例中，焊锡层配置于芯片的焊垫上。

本发明提出一种芯片封装工艺。首先，提供一衬底以及一芯片，衬底具有至少一接垫，而芯片具有至少一焊垫。接着，形成至少一结线凸块于芯片的焊垫上，使衬底与芯片由结线凸块与相接合，结线凸块的材质为金银合金，其中银含量为15％以下。

本发明提出另一种芯片封装工艺。首先，提供一衬底以及一芯片，衬底具有至少一接垫，而芯片具有至少一焊垫。接着，形成至少一结线凸块于衬底的接垫上，使衬底与芯片藉由结线凸块与相接合。结线凸块的材质为金银合金，其中银含量为5％-15％。

在本发明的一实施例中，上述形成结线凸块的方法包括进行打线结球工艺。

本发明因采用银含量为5％～15％的金银合金作为结线凸块，因此在焊接时，由于焊锡层含有扩散银的成分存在，故能抑制介金属化合物的成长，并能减缓金流失的速度。

附图说明

为让本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下，其中：

图1是已知一种芯片封装结构的剖面示意图。

图2A-图2C是本发明第一实施例的芯片封装结构及其工艺的示意图。

图3A-图3C是本发明第二实施例的芯片封装结构及其工艺的示意图。

图4是本发明另一实施例的芯片结构的示意图。

图5是本发明另一实施例的衬底结构的示意图。

具体实施方式