[发明专利]芯片结构、衬底结构、芯片封装结构及其工艺无效
申请号: | 200910126850.5 | 申请日: | 2009-03-20 |
公开(公告)号: | CN101719485A | 公开(公告)日: | 2010-06-02 |
发明(设计)人: | 沈启智;陈仁川;张惠珊;潘彦良 | 申请(专利权)人: | 日月光半导体制造股份有限公司 |
主分类号: | H01L23/488 | 分类号: | H01L23/488;B23K35/22;H01L21/60 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 汤保平 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 芯片 结构 衬底 封装 及其 工艺 | ||
1.一种芯片结构,包括:
一芯片,具有一主动面,该主动面配置有至少一焊垫;以及
至少一结线凸块,配置于该芯片的该焊垫上,该结线凸块的材质为金银合金,其中银含量为15%以下。
2.如权利要求1所述的芯片结构,还包括一焊锡层,配置于该结线凸块上。
3.一种衬底结构,包括:
一衬底,具有至少一接垫;以及
至少一结线凸块,配置于该衬底的该接垫上,该结线凸块的材质为金银合金,其中银含量为15%以下。
4.如权利要求3所述的衬底结构,还包括一焊锡层,配置于该结线凸块上。
5.一种芯片封装结构,包括:
一衬底,具有至少一接垫;
一芯片,具有一主动面,该主动面配置有至少一焊垫;以及
至少一结线凸块,配置于该衬底的该接垫上或该芯片的该焊垫上,该结线凸块的材质为金银合金,其中银含量为15%以下。
6.如权利要求5所述的芯片封装结构,其中该结线凸块配置于该衬底的该接垫上,且该芯片封装结构还包括一焊锡层,配置于该结线凸块与该芯片的该焊垫之间。
7.如权利要求5所述的芯片封装结构,其中该结线凸块配置于该芯片的该焊垫上,且该芯片封装结构还包括一焊锡层,配置于该结线凸块与该衬底的该接垫之间。
8.一种芯片封装工艺,包括:
提供一衬底以及一芯片,该衬底具有至少一接垫,而该芯片具有至少一焊垫;
形成至少一结线凸块于该芯片的该焊垫上;
使该衬底与该芯片藉由该结线凸块相接合而固定,该结线凸块的材质为金银合金,其中银含量为15%以下。
9.如权利要求8所述的芯片封装工艺,其中形成该结线凸块的方法包括进行打线结球工艺。
10.如权利要求8所述的芯片封装工艺,还包括形成一焊锡层于该衬底的该接垫上,以在接合该衬底与该芯片时,使该结线凸块与该焊锡层相接合。
11.如权利要求8所述的芯片封装工艺,还包括沾附一焊锡层于该结线凸块上,以在接合该衬底与该芯片时,使该焊锡层与该衬底的该接垫相接合。
12.一种芯片封装工艺,包括:
提供一衬底以及一芯片,该衬底具有至少一接垫,而该芯片具有至少一焊垫;
形成至少一结线凸块于该衬底的该接垫上;
使该衬底与该芯片由该结线凸块相接合而固定,该结线凸块的材质为金银合金,其中银含量为15%以下。
13.如权利要求12所述的芯片封装工艺,其中形成该结线凸块的方法包括进行打线结球工艺。
14.如权利要求12所述的芯片封装工艺,还包括形成一焊锡层于该芯片的该焊垫上,以在接合该衬底与该芯片时,使该结线凸块与该焊锡层相接合。
15.如权利要求12所述的芯片封装工艺,还包括沾附一焊锡层于该结线凸块上,以在接合该衬底与该芯片时,使该焊锡层与该芯片的该焊垫相接合。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日月光半导体制造股份有限公司,未经日月光半导体制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910126850.5/1.html,转载请声明来源钻瓜专利网。