[发明专利]一种半导体元件结构

说明书

技术领域

本发明涉及一种半导体元件结构，特别是涉及一种密集区的底部具有统一宽度的半导体元件结构。 

背景技术

随着半导体元件的快速发展，高性能、高集成度、低成本及形状轻巧已成为设计电子产品的目标。因此，具有不同功能的各种装置制造于同一晶片上而符合上述目标，以致于图案密度在该相同的晶片中有所不同。 

在蚀刻制造工艺中，已知蚀刻轮廓是受图案密度影响。一些诸如非挥发性存储器的半导体元件具有开放区及密集区。因此，密集区中边缘图案的轮廓与该密集区中其他图案会有所不同。 

例如，非挥发性存储器的形成方法，包含依序在基板上形成氧化物-氮化物-氧化物(ONO)复合层、多晶硅层及图案化光刻胶层。接着，使用该图案化光刻胶层作为掩模，对该多晶硅层进行蚀刻制造工艺，如此形成具有开放区及密集区的图案化多晶硅层。在形成图案化多晶硅层的步骤期间，聚合物严重累积在开放区上，以致于密集区边缘处的图案具有一面对开放区的倾斜侧壁，其底部宽度是大于密集区中其他图案。再者，底部宽度是与底部面积成比例，且该底部面积在操作速度方面扮演重要的角色。因此，不同的底部宽度导致不同的操作速度，同时可能于擦除或写入操作期间发生错误。 

由此可见，上述现有的半导体元件结构在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型结构的半导体元件结构，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。 

发明内容

本发明的目的在于，克服现有的半导体元件结构存在的缺陷，而提供一种新型结构的半导体元件结构，所要解决的技术问题是使其具有在该密集区不同处的一统一的底部宽度，可提升该装置的操作稳定度，非常适于实用。 

本发明的另一目的在于，提供一种半导体的制造方法，其可避免由于不同底部宽度所导致不同的操作速度造成的不完全擦除或写入现象，非常适于实用。 

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种半导体元件结构，其包含：一基板；以及一图案化层，经图案化而具有设置在该基板上的开放区及密集区，该密集区包含一第一图案，其邻接于该开放区，及一第二图案，其中，该第一图案具有一第一底部宽度，第二图案具有一第二底部宽度，该第一图案的底部包含一面对该开放区的凹处，该第一底部宽度与该第二底部宽度满足以下条件： 

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。 

前述的一种半导体元件结构，其中所述的第一底部宽度及第二底部宽度相等。 

前述的一种半导体元件结构，其中所述的第一图案更具有介于其顶部和底部之间的一中间部分的一中间宽度，其中该中间宽度是该第一图案的最大宽度。 

前述的一种半导体元件结构，其更包含设置在该基板与该图案化层之间的一介电层。 

前述的一种半导体元件结构，其中所述的介电层包含氧化硅-氮化硅-氧化硅复合层。 

前述的一种半导体元件结构，其中所述的图案化层是一堆叠结构，包含依序设置在该基板上的浮动栅极、栅极间介电层、控制栅极，更包含在该基板与该浮动栅极之间的隧穿介电层。 

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种半导体元件结构，其包含：一基板；以及一图案化层，设置在该基板上，其具有一第一图案、一第二图案及一第三图案，其中该第一图案是在该第二图案与该第三图案之间，该第一图案与该第二图案之间的距离小于该第一图案与该第三图案之间的距离，该第一图案及该第三图案分别具有彼此面对的一第一底部宽部、一中间宽度及一底部的凹处，该第一、第三图案的该第一底部宽度分别小于该第一、第三图案的该中间宽度，且该第一、第三图案的该第一底部宽度与该第二图案的第二底部宽度至少满足以下条件的其中之一： 

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。 

前述的一种半导体元件结构，其中所述的第一底部宽度与该第二底部宽度相等。 

前述的一种半导体元件结构，其中所述的第一图案的中间宽度及该第二图案的中间宽度分别是该第一图案及该第三图案的最大宽度。 

前述的一种半导体元件结构，其更包含设置在该基板与该图案化层之间的一介电层。 

前述的一种半导体元件结构，其中所述的介电层包含氧化硅-氮化硅-氧化硅复合层。