[发明专利]参考电压产生电路

说明书

技术领域

本发明涉及一种参考电压产生电路，尤其是有关于一种用以提供 至少一个参考电压至模数转换器(Analog-to-Digital Converter，以下 简称ADC)、低压降稳压器或类似装置的参考电压产生电路。

背景技术

高速度以及高分辨率的ADC需要使用参考电压产生电路。通常 地，参考电压产生电路包含一参考电压产生器，用以提供至少一个参 考电压至ADC。可用于ADC的参考电压产生电路有两种：闭环参考 电压产生电路与开环参考电压产生电路。

图1所示为传统闭环参考电压产生电路1。闭环参考电压产生电 路1包含放大器10。放大器10具有一负反馈回路。放大器10于正输 入端接收输入电压Vref_in，并输出参考电压Vref。闭环参考电压产生 电路1的输出阻抗等于ROUT/(1+A)，其中ROUT表示放大器10的输 出阻抗，A表示放大器10的增益。当闭环参考电压产生电路1运作在 一高频环境中时，闭环参考电压产生电路1的输出阻抗需要足够低， 以快速稳定(stabilize)参考电压Vref。然而，宽带宽导致闭环参考电压 产生电路1的功率消耗与噪声增加，因此，很难为高分辨率的ADC设 计一种内置闭环参考电压产生电路。

图2所示为传统单端开环参考电压产生电路2。单端开环参考电 压产生电路2包含放大器20、N型金氧半导体(N-type Metal Oxide Semiconductor，NMOS)晶体管21和22，以及负载单元23和24。NMOS 晶体管22的运作类似于NMOS晶体管21。当NMOS晶体管22位于 开环电路中时，放大器20以及NMOS晶体管21形成负反馈回路。在 稳态时，参考电压Vref追踪(track)参考电压Vrefx。另外，开环参考 电压产生电路2的输出阻抗等于1/gm，其中gm表示NMOS晶体管22 的跨导，且放大器20的带宽可更窄，开环参考电压产生电路2的功率 消耗要少于图1所示闭环参考电压产生电路1的功率消耗。

图3所示为传统差动(differential)开环参考电压产生电路3。差动 开环参考电压产生电路3包含放大器30和31、NMOS晶体管32和33、 P型金氧半导体(P-type Metal Oxide Semiconductor，PMOS)晶体管34 和35，以及电阻36和37。放大器30和31的正输入端分别接收输入 电压Vrefp_in和Vrefn_in。放大器30和NMOS晶体管32形成一个负 反馈回路，以及放大器31和PMOS晶体管34形成另一个负反馈回路。 NMOS晶体管33位于一个开环电路中，PMOS晶体管35位于另一个 开环电路中。在稳态时，参考电压Vrefp和Vrefn分别追踪参考电压 Vrefpx和Vrefnx。

在图2中，NMOS晶体管21和22工作在饱和区域，且二者中的 每一个的栅极与源极之间存在电压差ΔV，放大器20的输出端的电压 比参考电压Vrefx要高出电压差ΔV，因此开环参考电压产生电路2的 供应电压源需要很大。若由于设计需求，开环参考电压产生电路2运 作在一低供应电压环境中，则参考电压Vref的最大值会被抑制到很小。 类似地，在图3中，NMOS晶体管32和33中的每一个晶体管的栅极 与源极之间存在电压差ΔV1，PMOS晶体管34和35中的每一个晶体 管的栅极与源极之间存在电压差ΔV2，当差动开环参考电压产生电路 3运作在一低供应电压环境中时，就限制了参考电压Vrefp的最大值与 参考电压Vrefn的最小值，因此，参考电压Vrefp与Vrefn之间的幅度 (swing)难以满足设计需求。

随着半导体工艺的发展，半导体的运作电压降低了。因此，需要 一种参考电压产生电路，能够运作在低供应电压环境中，并提供具有 大幅度的参考电压，且具有低功率消耗及高运作速度。

发明内容

传统参考电压产生电路运作在低供应电压环境中时，由于传统参 考电压产生电路中的晶体管的栅极与源极之间存在电压差，因此参考 电压的幅度受到限制，难以满足设计需求。有鉴于此，本发明提供至 少一种参考电压产生电路。