[发明专利]用于实现链式测试的方法和装置及连接电路

说明书

技术领域

本发明涉及用于实现链式测试的方法和装置，特别涉及用于实现链式测试支持联合测试行动小组(JTAG)标准的器件的方法和装置及连接电路。

背景技术

随着芯片电路的大规模集成化、体积小型化，以及芯片表面封装技术(SMT)和电路板组装技术的进一步发展，联合测试行动小组(JTAG)为了克服传统测试技术面临的困难，提高电路和系统的可测试性，于1987年提出了一种新的电路板测试方法——边界扫描测试，并于1990年被IEEE接纳，形成了IEEE1149.1标准，人们通常称之为JTAG标准。

支持JTAG标准的IC器件内部包含一个边界扫描结构，边界扫描结构由测试存取通道(Test Access Port，TAP)端口、TAP控制器、边界扫描寄存器等部分组成。

测试存取通道端口包括按照IEEE1149.1标准强制要求的的四条串行测试线，四条串行测试线分别是测试时钟信号(TCK)、测试模式选择信号(TMS)、测试数据输入信号(TDI)和测试数据输出信号(TDO)线，JTAG标准定义的所有操作都由这四条测试线来控制。通过TAP可以访问芯片提供的所有数据寄存器和指令寄存器。

TAP控制器是一个有限状态机，完成TAP控制命令的翻译和解析，选择使用指令寄存器扫描还是数据寄存器扫描，以及对边界扫描测试的各个状态做出选择。

边界扫描寄存器构成边界扫描链，实现对芯片输入、输出信号的观察和控制，它将JTAG电路与内核逻辑电路联系起来。边界扫描寄存器电路仅在进行JTAG测试时有效。

JTAG测试技术的基本原理就是用专用的JTAG测试工具通过器件的TAP端口，由TAP控制器控制边界扫描寄存器实现对器件内部节点进行测试和调试。因此，JTAG的主要功能有两种：一是测试芯片及互连设备的电气特性；二是对芯片以及其外围设备进行调试。

在实际应用中，一个单板往往会包含多个JTAG标准器件，如何实现对各个JTAG器件的分别测试，电路设计人员发明了各种各样的方法，简单可以归结为以下几类：

一是将单板上各JTAG器件单独成链，每个JTAG器件各有一个JTAG调试插座；二是将各JTAG器件JTAG接口通过串接电阻后连在JTAG调试插座上，通过选择焊接各串接电阻实现对JTAG芯片的选择；三是根据JTAG器件串行测试线的需要接上拉、下拉的情况将JTAG器件分类，每一类JTAG器件通过JTAG接口串联成链，这样在单板中形成了多个JTAG链。

采用以上的方式，不能将一个单板中的JTAG器件形成一个单一的JTAG测试链。

发明内容

本发明的目的在于提供用于实现链式测试的方法和装置及连接电路，既实现了把单板上多片JTAG器件连接在一个单一的JTAG测试链中，也能将其中某一个JTAG器件选择出来进行测试或调试工作。

本发明提供一种用于实现链式测试的方法，每一个支持联合测试行动小组标准JTAG器件的测试数据输入信号线的前端和测试数据输出信号线的后端分别与一个串接电阻耦合；所述JTAG器件的测试数据输入信号串接电阻的前端、所述JTAG器件的测试数据输出信号串接电阻的后端，分别与一个旁接电阻耦合；当需要将JTAG器件接入JTAG链时，则将该JTAG器件的测试数据输入信号线的前端串接电阻和测试数据输出信号线的后端串接电阻接入，该JTAG器件的旁接电阻断开；当无需将JTAG器件接入JTAG链时，则将该JTAG器件的两个旁接电阻接入，该JTAG器件的测试数据输入信号线的前端串接电阻和测试数据输出信号线的后端串接电阻断开；

该方法包括：

将测试数据输入信号提供给所述JTAG链的第一片JTAG器件；

根据所述JTAG链中接入的JTAG器件数量，将测试时钟信号驱动为相应的多路测试时钟信号，并分别提供给接入的JTAG器件；

根据所述JTAG链中接入的JTAG器件数量，将测试模式选择信号驱动为相应的多路测试模式选择信号，并分别提供给接入的JTAG器件；

将所述JTAG链中最后一片JTAG器件的测试数据输出信号作为测试输出信号输出。

本发明还提供一种用于实现JTAG成链的连接电路，该电路包括：

至少一个JTAG器件，其中每一个JTAG器件的测试数据输入信号线的前端和测试数据输出信号线的后端分别与一个串接电阻耦合；