[发明专利]用于实现链式测试的方法和装置及连接电路

权利要求书

1、一种用于实现链式测试的方法，其特征在于，

每一个支持联合测试行动小组标准JTAG器件的测试数据输入信号线的前端和测试数据输出信号线的后端分别与一个串接电阻耦合；

所述JTAG器件的测试数据输入信号串接电阻的前端、所述JTAG器件的测试数据输出信号串接电阻的后端，分别与一个旁接电阻耦合；

当需要将JTAG器件接入JTAG链时，则将该JTAG器件的测试数据输入信号线的前端串接电阻和测试数据输出信号线的后端串接电阻接入，该JTAG器件的旁接电阻断开；当无需将JTAG器件接入JTAG链时，则将该JTAG器件的两个旁接电阻接入，该JTAG器件的测试数据输入信号线的前端串接电阻和测试数据输出信号线的后端串接电阻断开；

该方法包括：

将测试数据输入信号提供给所述JTAG链的第一片JTAG器件；

根据所述JTAG链中接入的JTAG器件数量，将测试时钟信号驱动为相应的多路测试时钟信号，并分别提供给接入的JTAG器件；

根据所述JTAG链中接入的JTAG器件数量，将测试模式选择信号驱动为相应的多路测试模式选择信号，并分别提供给接入的JTAG器件；

将所述JTAG链中最后一片JTAG器件的测试数据输出信号作为测试输出信号输出。

2、根据权利要求1所述的方法，其特征在于，所述串接电阻或者旁接电阻接入的方法为：将所述串接电阻或者旁接电阻焊接上；所述串接电子或者旁接电阻断开的方法为：将所述串接电阻或者旁接电阻不焊。

3、根据权利要求1或2所述的方法，其特征在于，所述串接电阻和旁接电阻为阻值为零欧姆的电阻。

4、根据权利要求1所述的方法，其特征在于，所述根据所述JTAG链中接入的JTAG器件数量，将测试时钟信号驱动为相应的多路测试时钟信号，并分别提供给接入的JTAG器件包括：

根据所述JTAG链中接入的JTAG器件中对于上拉和下拉的需求，将测试时钟信号进行上拉或者下拉的调整；

根据所述JTAG链中接入的JTAG器件数量，将调整后的测试时钟信号驱动为相应的多路测试时钟信号，并分别提供给接入的JTAG器件。

5、根据权利要求1所述的方法，其特征在于，所述根据所述JTAG链中接入的JTAG器件数量，将测试模式选择信号驱动为相应的多路测试模式选择信号，并分别提供给接入的JTAG器件包括：

根据所述JTAG链中接入的JTAG器件中对于上拉和下拉的需求，将测试模式选择信号进行上拉或者下拉的调整；

根据所述JTAG链中接入的JTAG器件数量，将调整后的测试模式选择信号驱动为相应的多路测试模式选择信号，并分别提供给接入的JTAG器件。

6、根据权利要求1所述的方法，其特征在于，所述JTAG器件包括：可编程逻辑器件、CPU和/或业务处理集成电路芯片

7、一种用于实现JTAG成链的连接电路，其特征在于，该电路包括：

至少一个JTAG器件，其中每一个JTAG器件的测试数据输入信号线的前端和测试数据输出信号线的后端分别与一个串接电阻耦合；

所述JTAG器件的测试数据输入信号串接电阻的前端、所述JTAG器件的测试数据输出信号串接电阻的后端，分别与一个旁接电阻耦合；当需要将JTAG器件接入JTAG链时，则将该JTAG器件的测试数据输入信号线的前端串接电阻和测试数据输出信号线的后端串接电阻接入，该JTAG器件的旁接电阻断开；当无需将JTAG器件接入JTAG链时，则将该JTAG器件的两个旁接电阻接入，该JTAG器件的测试数据输入信号线的前端串接电阻和测试数据输出信号线的后端串接电阻断开。

8、根据权利要求7所述的电路，其特征在于，所述串接电阻和旁接电阻为阻值为零欧姆的电阻。