[发明专利]基于脉冲耦合的硅纳米线CMOS神经元电路

说明书

技术领域

本发明涉及纳米神经元电路技术领域，尤其涉及一种基于脉冲耦合的硅纳米线CMOS神经元电路。

背景技术

在过去的30多年中，集成电路技术遵循Moore定律发展，传统平面CMOS晶体管从微米尺度向纳米尺度不断等比例缩小，目前基于45nm栅长平面CMOS晶体管的CPU芯片已经商品化。然而，平面CMOS器件等比例缩小导致开关性能下降、功耗密度提高。低成本、低功耗、高集成度仍在继续驱动CMOS器件的纳米化进程。纳米CMOS晶体管从平面结构向立体纳米线结构发展已经成为一种趋势。基于SOI的鳍形栅硅纳米线晶体管(FinFET)表现出优良的栅控能力，已经接近CMOS理想的开关性能。

硅纳米线CMOS反相器表现出宽的低压噪声容限和优良的瞬态响应特性。国际半导体技术路线图(ITRS 2007)会议曾预测2010年硅纳米线晶体管将取代传统平面CMOS晶体管。硅纳米线CMOS晶体管也存在潜在的缺点，如驱动电流较小，总的驱动电流取决于平行的硅纳米线数目等。纳米电子器件尺寸的缩小将不可避免地带来器件性能波动，器件可靠性的降低，神经网络容错设计理念十分适合构架硅纳米线晶体管电路。神经元电路可仅与附近神经元电路发生局部联系，能够自适应耦合调整信息传递，十分适合于硅纳米线CMOS器件低电流驱动、低功耗和鲁棒性特点。

神经元是构成神经网络系统的结构和功能的基本单位。在生物学上，神经元由一个细胞胞体和一些连接到相邻细胞的树突和轴突组成。通常树突接受刺激信号，并向胞体传送，经胞体整合后从轴突传出。一个神经元的轴突与另一个神经元的树突以突触的方式相互连接。组成神经系统的生物神经元具有如下特性：神经元工作于兴奋和抑制两种状态，超过神经元细胞膜静止电位阈值点就处于兴奋状态，否则处于抑制状态；具有多输入单输出的特点，每个神经元对周围其他神经元输入信号的特定组合的反应通过其轴突上许多分枝以电脉冲形式传输到突触上，而这些电脉冲是以相同的模式被分布在不同的突触上，一个神经元在它的某个突触上接收到的信号与其他许多神经元接收到的是一样的；突触部分的连接强度可以调节。

基于以上特征的生物神经元是一个复杂的结构，该结构负责接受数百个激励性和抑制性输入脉冲信号。这些输入脉冲在“隐蔽求和”过程中被赋予以不同的加权系数(平均的)之后再进行求和。如果求和的值比门限值高，那么神经元自身就会生成一个动作脉冲，该脉冲稍后被输入到相邻的神经单元中。动作脉冲作为特征神经电信号，是神经元在静息电位基础上，受到刺激后膜电位所发生的快速翻转和复原过程。神经单元在起始脉冲之后会沉寂一段时间，称为不应期。不应期为输出脉冲频率设定了软上限。动作脉冲的大小形态并不受刺激信号强度影响，具有“全或无”的阈值现象，能无衰减性传导。动作脉冲是神经元兴奋和活动的标志，是神经信息编码的基本单元，在极为复杂的神经系统网络中，是信息赖以产生、编码、传输、加工和整合的载体。

神经元对信息的处理加工是神经元集群共同完成的，因此神经元集群的运动模式对信息的传递是非常重要的。一个神经元不能完成对连续峰放电的时间编码，而神经元集群能以同步的方式反映共同的突触流。耦合神经元系统的同步问题是其信息处理的关键。时滞普遍存在生态系统中，正是时滞的出现增加了神经元间的同步作用。通过时滞自适应地降低系统速度，两弱耦合的神经元调节初始状态，达到最优耦合强度并取得同步。不同的连接形式对耦合同步有着不同的作用，链式连接需要的耦合强度最大，其次是环式连接，而全局耦合需要最小的耦合强度就可实现完全同步。在Hopfield网络中使用“Hebb规则”来调节神经元之间的连接权重，如果两个单元具有相同的输出，它们之间的相互连接权重被激励；如果它们具有相反的输出，则权重被削弱。在不断地调节各个单元的输出之后，网络所揭示的是单元活动的稳定联系。最终它将有效地从某些仅仅与其存储的“记忆”接近的信息中恢复出该记忆。神经网络的初始连接是由遗传机制控制的，神经元不可避免在时间延迟和处理过程中不断变化，几乎可以肯定生物的进化就建立在这些改变和时间延迟上，并从中获益。